-
公开(公告)号：CN1495906A
公开(公告)日：2004-05-12
申请号：CN03147168.4
申请日：2003-07-08
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/10852 , H01L21/76895 , H01L27/0207 , H01L28/60
Abstract: DRAM单元包括在集成电路衬底中的公共源区，以及在集成电路衬底中的第一和第二源区，它们中的各自的一个从公共漏区沿着各自的第一和第二相反的方向横向偏移。第一和第二存储节点位于集成电路衬底上，它们中的各自的一个电连接到第一和第二源区中的一个。第一和第二存储节点从各自的第一和第二源区沿着第一方向横向偏移。
-
公开(公告)号：CN110931430B
公开(公告)日：2024-10-29
申请号：CN201910534783.4
申请日：2019-06-19
Applicant: 三星电子株式会社
IPC: H01L21/8234 , H01L27/092
Abstract: 提供了一种半导体器件。半导体器件可以包括：第一布线图案，在衬底上沿第一方向延伸；以及第二布线图案，在所述第一布线图案上。第二布线图案可以与第一布线图案间隔开并沿第一方向延伸。半导体器件还可以包括：第一栅极结构，至少部分地围绕所述第一布线图案和所述第二布线图案；第二栅极结构，沿第一方向与所述第一栅极结构间隔开；第一源/漏区，在所述第一栅极结构和所述第二栅极结构之间；第一间隔部，在所述第一源/漏区的底表面和所述衬底之间；第一源/漏接触，在所述第一源/漏区上；以及第二间隔部，在所述第一源/漏接触和所述第一栅极结构之间。
-
公开(公告)号：CN109904156B
公开(公告)日：2024-05-24
申请号：CN201811444764.4
申请日：2018-11-29
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L29/423
Abstract: 本申请提供了一种半导体器件。所述半导体器件可以包括：位于衬底上的第一沟道图案和第二沟道图案、分别与所述第一沟道图案和所述第二沟道图案接触的第一源极/漏极图案和第二源极/漏极图案、以及分别与所述第一沟道图案和所述第二沟道图案交叠的第一栅极电极和第二栅极电极。所述第一栅极电极可以包括位于所述第一沟道图案的所述第一半导体图案与所述第二半导体图案之间的第一段。所述第一段可以包括朝向所述第一源极/漏极图案突出的第一凸出部分。所述第二栅极电极可以包括位于所述第二沟道图案的所述第三半导体图案与所述第四半导体图案之间的第二段。所述第二段可以包括朝向所述第二段的中心凹陷的凹入部分。
-
Patent Agency Ranking
公开(公告)号：CN108573925B
公开(公告)日：2023-08-15
申请号：CN201810192341.1
申请日：2018-03-08
Applicant: 三星电子株式会社
IPC: H01L21/8238 , H01L27/092 , H01L21/336 , H01L29/78
Abstract: 提供了一种制造半导体器件的方法。形成包括一个或多个牺牲层和堆叠在衬底上的一个或多个半导体层的堆叠结构。在所述堆叠结构上形成包括虚设栅极和虚设间隔件的虚设栅极结构。使用虚设栅极结构蚀刻堆叠结构以形成第一凹部。蚀刻一个或多个牺牲层。去除虚设间隔件。间隔件膜形成在所述虚设栅极、所述一个或多个半导体层和所述一个或多个牺牲层上。使用虚设栅极和间隔件膜来蚀刻半导体层和间隔件膜以形成第二凹部。形成形成在虚设栅极上的外部间隔件和形成在一个或多个牺牲层上的内部间隔件。在所述第二凹部中形成源极/漏极区。
-
公开(公告)号：CN107293492B
公开(公告)日：2021-10-29
申请号：CN201710232643.2
申请日：2017-04-11
Applicant: 三星电子株式会社
Inventor： 米可·坎托罗 , 马里亚·托莱达诺·卢克 , 许然喆 , 裴东一
IPC: H01L21/336 , H01L29/06
Abstract: 一种用于制造半导体器件的方法包括：在衬底上形成包括第一半导体材料和第二半导体材料的半导体层；将半导体层图案化以形成初步有源图案；对初步有源图案的两个侧壁进行氧化，以在所述两个侧壁上形成氧化物层并且在初步有源图案中形成上部图案；以及去除置于一对上部图案之间的半导体图案，以形成包括所述一对上部图案的有源图案。氧化物层包括第一半导体材料的氧化物，并且上部图案中的所述第二半导体材料的浓度高于半导体图案中的所述第二半导体材料的浓度。
-
公开(公告)号：CN110931430A
公开(公告)日：2020-03-27
申请号：CN201910534783.4
申请日：2019-06-19
Applicant: 三星电子株式会社
IPC: H01L21/8234 , H01L27/092
Abstract: 提供了一种半导体器件。半导体器件可以包括：第一布线图案，在衬底上沿第一方向延伸；以及第二布线图案，在所述第一布线图案上。第二布线图案可以与第一布线图案间隔开并沿第一方向延伸。半导体器件还可以包括：第一栅极结构，至少部分地围绕所述第一布线图案和所述第二布线图案；第二栅极结构，沿第一方向与所述第一栅极结构间隔开；第一源/漏区，在所述第一栅极结构和所述第二栅极结构之间；第一间隔部，在所述第一源/漏区的底表面和所述衬底之间；第一源/漏接触，在所述第一源/漏区上；以及第二间隔部，在所述第一源/漏接触和所述第一栅极结构之间。
-
公开(公告)号：CN107482047A
公开(公告)日：2017-12-15
申请号：CN201710390940.X
申请日：2017-05-27
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/10 , H01L29/423 , H01L29/78 , H01L21/336
CPC classification number: H01L27/1203 , H01L27/0207 , H01L29/42392 , H01L29/66742 , H01L29/66772 , H01L29/7856 , H01L29/78654 , H01L29/78684 , H01L29/78696 , H01L2029/7858 , H01L29/1033 , H01L29/0603 , H01L29/42356 , H01L29/66484 , H01L29/7831
Abstract: 本发明提供了一种半导体装置，其包括：衬底上的绝缘层；第一沟道图案，其位于绝缘层上，并且接触绝缘层；第二沟道图案，其位于第一沟道图案上并且彼此水平地间隔开；栅极图案，其位于绝缘层上，并且包围第二沟道图案；以及各个第二沟道图案之间的源极/漏极图案。
-
公开(公告)号：CN107293492A
公开(公告)日：2017-10-24
申请号：CN201710232643.2
申请日：2017-04-11
Applicant: 三星电子株式会社
Inventor： 米可·坎托罗 , 马里亚·托莱达诺·卢克 , 许然喆 , 裴东一
IPC: H01L21/336 , H01L29/06
CPC classification number: H01L21/823821 , H01L21/02167 , H01L21/0217 , H01L21/02233 , H01L21/02255 , H01L21/02532 , H01L21/02612 , H01L21/02639 , H01L21/30604 , H01L21/308 , H01L21/31111 , H01L21/823807 , H01L27/092 , H01L27/0924 , H01L27/1104 , H01L29/0649 , H01L29/0847 , H01L29/161 , H01L29/165 , H01L29/42376 , H01L29/66545 , H01L29/66636 , H01L29/7848 , H01L29/785 , H01L29/66477 , H01L29/0684
Abstract: 一种用于制造半导体器件的方法包括：在衬底上形成包括第一半导体材料和第二半导体材料的半导体层；将半导体层图案化以形成初步有源图案；对初步有源图案的两个侧壁进行氧化，以在所述两个侧壁上形成氧化物层并且在初步有源图案中形成上部图案；以及去除置于一对上部图案之间的半导体图案，以形成包括所述一对上部图案的有源图案。氧化物层包括第一半导体材料的氧化物，并且上部图案中的所述第二半导体材料的浓度高于半导体图案中的所述第二半导体材料的浓度。
-
-
-
-
-
-
-
Search Results
18
records
(took 0.035 seconds)
