公开(公告)号：CN107039070A

公开(公告)日：2017-08-11

申请号：CN201710061158.3

申请日：2017-01-25

Applicant: 三星电子株式会社

Inventor： 白尚叶 ,  金兑衡 ,  文大英 ,  徐东旭 ,  李仁学 ,  崔贤洙 ,  宋泰中 ,  崔在承 ,  姜贞明 ,  金训 ,  柳志秀 ,  张善泳

IPC: G11C11/418 ,  G11C11/419 ,  H01L27/02

CPC classification number: G11C11/419 ,  G11C7/08 ,  H01L23/5286 ,  H01L27/092 ,  H01L27/1104 ,  H01L27/1116 ,  H01L28/00 ,  G11C11/418 ,  H01L27/0207

Abstract: 一种半导体器件包括有源区域，所述有源区域在第一方向上延伸；第一晶体管，所述第一晶体管包括布置在所述有源区域上的第一栅电极和第一源极和漏极区域，所述第一源极和漏极区域布置在所述第一栅电极的相对侧处；第二晶体管，所述第二晶体管包括布置在所述有源区域上的第二栅电极和第二源极和漏极区域，所述第二源极和漏极区域布置在所述第二栅电极的相对侧处；以及第三晶体管，所述第三晶体管包括布置在所述有源区域上的第三栅电极和第三源极和漏极区域，所述第三源极和漏极区域布置在所述第三栅电极的相对侧处，并且所述第一栅电极、所述第二栅电极和所述第三栅电极在不同于所述第一方向的第二方向上延伸。所述第二晶体管被配置成基于所述半导体器件的操作模式而接通和断开。

公开(公告)号：CN116913333A

公开(公告)日：2023-10-20

申请号：CN202310395342.7

申请日：2023-04-13

Applicant: 三星电子株式会社

Inventor： 唐昊莹 ,  金兑衡 ,  文大英 ,  白尚叶 ,  徐东旭

IPC: G11C5/06 ,  H01L21/768 ,  H10B10/00 ,  G11C5/14

Abstract: 提供了一种三维(3D)半导体集成电路和静态随机存取存储器(SRAM)设备。三维(3D)半导体集成电路包括：第一管芯，包括电源电路；第二管芯，包括具有贯通硅通路(TSV)束区的SRAM；第三管芯，包括处理器；以及TSV，每个TSV提供在TSV束区上并从TSV束区延伸到第三管芯。该SRAM设备包括：具有存储体的存储体阵列，每个存储体包括子比特单元阵列和在子比特单元阵列之间布置成十字(+)形的局部外围电路区；以及全局外围电路区，包括在第一方向上延伸的尾部外围电路区和在第二方向上延伸的头部外围电路区，尾部外围电路区和头部外围电路区布置成“T”形。

公开(公告)号：CN115968191A

公开(公告)日：2023-04-14

申请号：CN202211225530.7

申请日：2022-10-09

Applicant: 三星电子株式会社

Inventor： 李于晋 ,  文大英 ,  唐昊莹 ,  金兑衡

IPC: H10B10/00

Abstract: 提供双端口静态随机存取存储器(SRAM)单元及设计其的方法。所述双端口SRAM单元包括：P型有源图案，沿第一方向彼此间隔开，P型有源图案中的每个沿与第一方向垂直的第二方向延伸并且包括至少一个晶体管。P型有源图案包括沿第一方向顺序地布置的第一P型有源图案至第六P型有源图案。第一切割区设置在第二P型有源图案与所述双端口SRAM单元的沿第一方向延伸的第一边界之间，并且第二切割区设置在第五P型有源图案与相对第一边界并且沿第一方向延伸的第二边界之间。

公开(公告)号：CN109493896A

公开(公告)日：2019-03-19

申请号：CN201810929992.4

申请日：2018-08-15

Applicant: 三星电子株式会社

Inventor： 白尚叶 ,  悉达多·古普塔 ,  李仁学 ,  崔在承 ,  金兑衡 ,  文大英 ,  徐东旭

IPC: G11C8/08 ,  G11C8/14 ,  G11C11/418

Abstract: 本发明提供了包括辅助电路的电压控制电路和包括所述电压控制电路的存储器装置。所述存储器装置包括：易失性存储器单元阵列，其连接到多个字线并且包括存储器单元，所述存储器单元包括至少一个晶体管；以及辅助电路，其连接到所述多个字线中的至少一个并调整所述多个字线中的每个的驱动电压电平，其中，所述辅助电路包括二极管NMOS晶体管，所述NMOS晶体管具有彼此连接的栅极和漏极。

公开(公告)号：CN105977252A

公开(公告)日：2016-09-28

申请号：CN201610112520.0

申请日：2016-02-29

Applicant: 三星电子株式会社

Inventor： 李大成 ,  文大英 ,  金珉修

IPC: H01L27/02

Abstract: 提供了半导体装置，所述半导体装置包括：基底；第一晶体管，由第一输入信号的反向的电压电平门控以上拉第一节点；第二晶体管，由第二输入信号的电压电平门控以下拉第一节点；第三晶体管，由第二输入信号的反向的电压电平门控以上拉第一节点；第四晶体管，由第一输入信号的电压电平门控以下拉第一节点；第五晶体管，由第二输入信号的电压电平门控以下拉第二节点；第六晶体管，由第一输入信号的反向的电压电平门控以上拉第二节点；第七晶体管，由第一输入信号的电压电平门控以下拉第二节点；以及第八晶体管，由第二输入信号的反向的电压电平门控以上拉第二节点。