公开(公告)号：CN116156888A

公开(公告)日：2023-05-23

申请号：CN202211141107.9

申请日：2022-09-20

Applicant: 三星电子株式会社

Inventor： 宋英杰 ,  昔浚荣 ,  吴银珠 ,  张炳哲

IPC: H10B41/35 ,  H10B41/27 ,  H10B41/40 ,  H10B43/35 ,  H10B43/27 ,  H10B43/40

Abstract: 提供了一种非易失性存储器装置、包括非易失性存储器装置的存储装置及其制造方法。所述非易性存储器装置包括：第一基底，包括包含从三维(3D)存储器单元阵列的多条字线之中选择一条字线的行解码器的第一外围电路区域；以及第二基底，包括第二外围电路区域和单元区域，第二外围电路区域包括从3D存储器单元阵列的多条位线之中选择至少一条位线的页缓冲器单元，单元区域包括形成在第二外围电路区域中的3D存储器单元阵列。3D存储器单元阵列通过将第二基底竖直堆叠在第一基底上并将第二基底接合到第一基底而设置在第一外围电路区域与第二外围电路区域之间。

公开(公告)号：CN116110473A

公开(公告)日：2023-05-12

申请号：CN202211375832.2

申请日：2022-11-04

Applicant: 三星电子株式会社

Inventor： 吴银珠 ,  昔浚荣 ,  宋英杰 ,  张炳哲

IPC: G11C16/26 ,  G11C16/34

Abstract: 公开一种存储器装置、存储器系统和操作存储器系统的方法。所述操作存储器系统的方法包括：在存储器装置中，将存储在页缓冲器电路中的K个逻辑页编程到存储器单元阵列中；在经过第一延迟时间之后，从存储器装置将编程到存储器单元阵列中的K个逻辑页读取到页缓冲器电路中；在存储器控制器中，将N‑K个逻辑页发送到存储器装置；以及在存储器装置中，基于读取的K个逻辑页和N‑K个逻辑页，将N个逻辑页编程到存储器单元阵列中，其中，K是正整数，并且N是大于K的正整数。

公开(公告)号：CN115620785A

公开(公告)日：2023-01-17

申请号：CN202210807153.1

申请日：2022-07-07

Applicant: 三星电子株式会社

Inventor： 吴银珠 ,  张炳哲 ,  昔浚荣 ,  宋英杰 ,  任峻成

IPC: G11C16/26

Abstract: 一种非易失性存储(NVM)器件包括多个存储块和接收特定命令和地址的控制逻辑。控制逻辑可以响应于地址对与多个存储块中的所选择的块的字线之一连接的存储单元执行基于单元计数的动态读取(CDR)操作。控制逻辑包括单元计数比较电路，其被配置为：(1)根据CDR操作将多个状态中的最高编程状态的第一单元计数值与至少一个参考值进行比较，以及(2)将多个状态中的擦除状态的第二单元计数值与该至少一个参考值进行比较。另外，控制逻辑包括读取电平选择器，其被配置为根据单元计数比较电路的比较结果来选择读取电平偏移。