公开(公告)号：CN102982848A

公开(公告)日：2013-03-20

申请号：CN201210328280.X

申请日：2012-09-06

Applicant: 三星电子株式会社

Inventor： 柳鹤洙 ,  姜郁成 ,  朴哲佑 ,  崔周善 ,  黄泓善

IPC: G11C29/12

CPC classification number: G11C29/50 ,  G11C11/41 ,  G11C29/783 ,  G11C2029/0409 ,  G11C2029/4402

Abstract: 一种半导体器件，包括：包括多个存储器单元的第一存储器区域；测试单元，被配置成测试所述第一存储器区域，并从所述多个存储器单元中检测弱位；和，第二存储器区域，被配置成存储所述第一存储器区域的弱位地址（WBA），和预期要被存储在弱位中的数据，其中，所述第一存储器区域和所述第二存储器区域包括不同类型的存储器单元。

公开(公告)号：CN102800352A

公开(公告)日：2012-11-28

申请号：CN201210167767.4

申请日：2012-05-28

Applicant: 三星电子株式会社

Inventor： 辛忠善 ,  崔周善

IPC: G11C11/4063 ,  G11C11/4093

CPC classification number: G11C5/04 ,  G11C5/025 ,  G11C7/10 ,  G11C8/12 ,  G11C11/408 ,  G11C11/4093 ,  G11C11/4097

Abstract: 一种半导体存储器设备包括：形成在一个芯片上的多个存储器区域，每个存储器区域具有形成为2k比特的密度或容量的多个易失性存储器单元和用于输入和输出易失性存储器单元的数据的多个输入/输出（I/O）端子，其中，K是大于或等于0的整数；以及至少一个外围区域，其基于从外部输入的命令和地址来控制用于将数据写入存储器区域的写操作和用于从存储器区域读取数据的读操作。因此，存储器区域的总体或整体密度对应于非标准（或“临时”）密度，从而半导体存储器设备可以具有临时密度。

公开(公告)号：CN102456394A

公开(公告)日：2012-05-16

申请号：CN201110320569.2

申请日：2011-10-20

Applicant: 三星电子株式会社

Inventor： 朴哲佑 ,  全永铉 ,  崔周善 ,  黄泓善

IPC: G11C11/406 ,  G11C11/401

CPC classification number: G11C29/808 ,  G06F2213/0038 ,  G11C11/40618 ,  G11C11/40622 ,  G11C11/40626 ,  G11C2211/4062

Abstract: 提供执行DRAM刷新操作的存储电路、系统和模块及其操作方法。其中存储器模块可以包括多个动态存储器件，每个动态存储器件可以包括动态存储单元阵列，其中具有各个区域，其中该多个动态存储器件可以被配置为响应于命令操作各个区域。DRAM管理单元可以在该模块上并且耦接到该多个动态存储器件，并且可以包括存储器件操作参数存储电路，该存储器件操作参数存储电路被配置为存储各个区域的存储器件操作参数以影响各个区域响应于命令的操作。

公开(公告)号：CN1937067A

公开(公告)日：2007-03-28

申请号：CN200610138909.9

申请日：2006-09-21

Applicant: 三星电子株式会社

Inventor： 崔周善

IPC: G11C5/06 ,  G11C11/00 ,  H01L23/48

CPC classification number: G11C5/04 ,  G11C7/10 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种存储器系统和存储器模块，其包括多个存储器器件，每个存储器器件具有多个例如四个端口，用于发送和接收指令信号、写入数据信号和读出数据信号。存储器器件之一连接到主机或控制器，其余存储器典型地通过点对点链接而链接在一起。当该存储器系统配置使得至少一个存储器器件的至少一个端口未被使用时，否则已经为未被使用端口所使用的引脚可以为一个或多个其它端口使用。因此，定义了一组可重新配置的共享引脚，其中两个端口共享这些引脚。在未存储器器件具体应用中被使用的端口未被连接到共享引脚，该应用中被使用的另一个端口则连接到共享引脚。这允许使用更少的封装引脚并因此减小了封装尺寸。

公开(公告)号：CN1933018A

公开(公告)日：2007-03-21

申请号：CN200610153630.8

申请日：2006-09-12

Applicant: 三星电子株式会社

Inventor： 崔周善

IPC: G11C11/00 ,  G11C5/00

Abstract: 公开了一种存储器系统，包括用于生成控制信号的控制器和用于接收来自控制器的控制信号的主存储器。辅存储器耦接到主存储器，该辅存储器被配置来接收来自主存储器的控制信号。控制信号限定将被主和辅存储器中的一个执行的背景操作和将被主和辅存储器中的另一个执行的前景操作。主存储器和辅存储器由点对点链接而连接。主和辅存储器之间的至少一个链接可以是至少部分串行化链接。主和辅存储器中的至少一个可以包括板上内部高速缓冲存储器。