公开(公告)号：CN117895941A

公开(公告)日：2024-04-16

申请号：CN202311255611.6

申请日：2023-09-26

Applicant: 三星电子株式会社

Inventor： 李达熙 ,  姜秉坤 ,  金佑奎 ,  金昌泛 ,  朴珉廷 ,  柳泰俊

IPC: H03K19/20 ,  G06F30/32

Abstract: 一种集成电路，包括一系列行中的多个单元，其中，多个单元中的第一单元包括：多个逻辑电路，多个逻辑电路中的每个逻辑电路被配置为根据输入比特信号独立地生成输出比特信号；第一输入引脚组，包括共同连接到多个逻辑电路的至少一个输入引脚；第二输入引脚组，包括共同连接到多个逻辑电路中的两个或更多个逻辑电路的至少一个输入引脚；以及第三输入引脚组，包括分别排他性地连接到多个逻辑电路中的至少一个逻辑电路的至少一个输入引脚。

公开(公告)号：CN115332242A

公开(公告)日：2022-11-11

申请号：CN202210423482.6

申请日：2022-04-21

Applicant: 三星电子株式会社

Inventor： 姜秉坤

IPC: H01L27/02 ,  G06F30/394

Abstract: 一种集成电路，其包括执行相同功能的多个标准单元。所述标准单元包括第一标准单元和第二标准单元，并且所述第一标准单元和所述第二标准单元在内部导电图案的布置方面彼此相同，并且在输入信号通过其输入的栅极线上形成的过孔的位置方面彼此不同。

公开(公告)号：CN114388494A

公开(公告)日：2022-04-22

申请号：CN202111140781.0

申请日：2021-09-28

Applicant: 三星电子株式会社

Inventor： 姜秉坤 ,  柳泰俊 ,  梁承贤 ,  李达熙

IPC: H01L27/02 ,  H01L27/118

Abstract: 提供了一种半导体器件。该半导体器件包括：在第一方向上延伸的多条电源线；第一晶体管，每个第一晶体管形成在第一区域中并具有第一阈值电压；以及第二晶体管，每个第二晶体管形成在第二区域中并具有高于第一阈值电压的第二阈值电压。所述多条电源线中的一条插置在第一区域和第二区域之间，第一晶体管实现多路复用器的第一部分、时钟缓冲器和第一锁存器，该多路复用器的第一部分、时钟缓冲器和第一锁存器设置在数据路径上，第二晶体管实现多路复用器电路的第二部分和第二锁存器，该多路复用器电路的第二部分和第二锁存器设置在反馈路径上，多路复用器电路的第一部分和多路复用器电路的第二部分沿着第一方向设置在公共位置。

公开(公告)号：CN113839650A

公开(公告)日：2021-12-24

申请号：CN202110697595.0

申请日：2021-06-23

Applicant: 三星电子株式会社

Inventor： 姜秉坤 ,  金昌泛 ,  李达熙 ,  金佑奎

IPC: H03K3/3565

Abstract: 提供了触发器。该触发器包括主锁存器和从锁存器。主锁存器包括延迟电路，该延迟电路被配置为接收时钟信号并生成第一内部信号，并且被配置为通过基于第一内部信号锁存数据信号来生成内部输出信号。从锁存器被配置为通过锁存内部输出信号来生成最终信号。延迟电路还被配置为当时钟信号具有第一逻辑电平时，通过将时钟信号延迟延迟时间来生成第一内部信号，并且当时钟信号具有第二逻辑电平时，基于数据信号生成第一内部信号。

公开(公告)号：CN112466870A

公开(公告)日：2021-03-09

申请号：CN202010644974.9

申请日：2020-07-07

Applicant: 三星电子株式会社

Inventor： 金珍泰 ,  姜秉坤 ,  金昌汎 ,  金夏永 ,  赵庸恩

IPC: H01L27/02 ,  H01L27/118 ,  H03K19/0944 ,  H03K19/0948 ,  H03K19/096

Abstract: 一种半导体器件包括触发器单元。该触发器单元形成在半导体衬底上，包括触发器电路，并且包括扫描多路复用器电路、主锁存器电路、从锁存器电路、时钟驱动器电路和输出电路。扫描多路复用器电路、主锁存器电路、从锁存器电路、时钟驱动器电路和输出电路中的每个包括基于输入一起输出该电路的结果信号的多个有源器件，是触发器电路的子电路，并且当从平面图观看时占据触发器电路的连续边界区域。当从平面图观看时，所述子电路中的至少第一子电路和第二子电路在第一重叠区域中重叠，第一重叠区域包括用于第一子电路的第一连续边界区域的部分和用于第二子电路的第二连续边界区域的部分。

公开(公告)号：CN112310224A

公开(公告)日：2021-02-02

申请号：CN202010748817.2

申请日：2020-07-30

Applicant: 三星电子株式会社

Inventor： 姜秉坤 ,  金昌汎 ,  李达熙 ,  崔银希

IPC: H01L29/78 ,  H01L29/06 ,  H01L27/02 ,  H01L23/48 ,  H01L23/528

Abstract: 一种半导体器件包括：第一栅电极，设置在基板上并在第一水平方向上延伸；第一栅极接触和虚设栅极接触，在第一水平方向上彼此间隔开并与第一栅电极的顶表面接触；第一互连线，在第二水平方向上延伸并在关于基板的上表面的垂直方向上与第一栅极接触重叠；以及电压发生器，配置为产生第一电压并经由第一互连线和第一栅极接触将第一电压施加到第一栅电极。第一栅电极经由第一互连线和第一栅极接触从电压发生器接收第一电压。虚设栅极接触经由第一栅电极接收第一电压。