-
公开(公告)号：CN101088102A
公开(公告)日：2007-12-12
申请号：CN200580044348.X
申请日：2005-12-23
Applicant: D-波系统公司
Inventor： 亚历克马森·范登布林克 , 彼得·洛夫 , 穆罕默德·H.S.·阿明 , 乔迪·罗斯 , 戴维·格兰特 , 迈尔斯·F.H.·施泰宁格 , 保罗·布伊克
Abstract: 提供了用于求解各种计算问题的模拟处理器。此类模拟处理器包括与多个耦连装置一起安排在一个点阵中的多个量子装置。该模拟处理器进一步包括偏置控制系统，它们每一个被配置为向一个对应的量子装置施加本地有效的偏置。该多个耦连装置中的一组耦连装置被配置为对该点阵中的最近相邻的量子装置进行耦连。另一组耦连装置被配置为对次最近相邻的量子装置进行耦连。该模拟处理器进一步包括多个耦连控制系统，它们每一个被配置为对该多个耦连装置中的一个对应的耦连装置的耦连值进行调整。此类量子处理器进一步包括一组读出装置，它们每一个被配置为测量来自该多个量子装置中的一个对应的量子装置的信息。
-
公开(公告)号：CN109964239B
公开(公告)日：2023-08-25
申请号：CN201780041671.4
申请日：2017-06-07
Applicant: D-波系统公司
Inventor： 凯利·托马斯·罗斯·布思比 , 保罗·I·布尼克
Abstract: 用于模拟计算系统的拓扑结构可包括可实现三部图并且基本上正交地相交的量子比特单元。量子比特可具有H形或I形，量子比特可在单元内改变方向。拓扑结构可由两种或更多种不同的子拓扑结构构成。量子比特可由远程耦合器通信地耦合到非相邻单元。远程耦合器可在单元内改变方向。单元可具有两种或更多种不同类型的远程耦合器。单元可具有偏移的量子比特、超过一种类型的单元间耦合器、超过一种类型的单元内耦合器以及远程耦合器。
-
公开(公告)号：CN115136159A
公开(公告)日：2022-09-30
申请号：CN202080097220.4
申请日：2020-12-15
Applicant: D-波系统公司
Abstract: 一种模拟计算系统具有量子比特，该量子比特设置有靠近量子比特的约瑟夫逊结定位的电感器以及远离量子比特的约瑟夫逊结定位的电感器。随着这些电感器的相应电感增加，这些近电感器表现出电容减少行为且这些远电感器表现出电容增加行为。可以基于该量子比特的预测电容和目标电容来调谐近电感器和远电感器以跨一系列可编程状态均质化该量子比特的电容。可以调谐这些电感器以均质化电容和电感两者。
-
公开(公告)号：CN108256651B
公开(公告)日：2022-09-06
申请号：CN201810128747.3
申请日：2014-06-26
Applicant: D-波系统公司
Inventor： 乔迪·罗斯 , 苏珊娜·吉尔德特 , 威廉·G·麦克雷迪 , 多米尼克·克里斯托夫·瓦利曼
Abstract: 本发明涉及用于对数据进行量子处理的方法，涉及与使用非量子处理器的非监督或半监督特征学习。为实现非监督或半监督特征学习，量子处理器被编程以在一个或多个数据集上实现层次化深度学习。多种系统和方法在一个或多个数据集中或者跨数据或数据集搜索、解析并检测多个最大重复模式。多个实施例和方面涉及使用稀疏编码来检测在数据中或者跨数据的多个最大重复模式。稀疏编码的多个示例包括L0和L1稀疏编码。一些实现方式可能涉及将多个标签附加、结合或附接于多个字典元素或者一个或多个字典的构成元素。在标签与被加标签的该元素之间可能存在逻辑关联，使得该非监督或半监督特征学习的过程跨越了这些元素和该结合、附接或附加的标签两者。
-
公开(公告)号：CN108475352B
公开(公告)日：2022-05-27
申请号：CN201680076369.8
申请日：2016-10-27
Applicant: D-波系统公司
Inventor： 托马斯·J·布思比 , 沃伦·T·E·威尔金森 , 伊戈尔·帕夫洛夫 , 特雷弗·迈克尔·兰廷 , 安德鲁·道格拉斯·金 , 艾米丽·M·霍斯金森 , 佐藤雄基 , 穆罕默德·H·阿明 , 杰克·R·雷蒙德 , 叶夫根尼·A·安德里亚什 , 保罗·I·布尼克 , 亚历山大·弗雷谢特 , 戈勒恩·马斯登 , 托马斯·克里普 , 克里斯托弗·B·利奇
IPC: G06N10/40
Abstract: 通过使用松弛量子位或松弛量子位的域(即，状态可以翻转而不改变能量的(多个)量子位)来减轻模拟处理器(例如，量子处理器)操作中的简并，这可以显著地提高在某些问题上的硬件性能，以及提高针对更一般问题集的硬件性能。从模拟处理器中抽取样本，并且对包括所述模拟处理器的装置进行松弛性评估。计算归一化松弛性度量，并且添加偏移以使装置在退火中提前。通过确定量子位的磁化率并且基于基于所述磁化率确定的隧穿速率偏移调谐所述量子位的隧穿速率来减轻包括量子处理器的混合计算系统中的简并。通过使演化暂停确定的暂停持续时间来控制量子退火演化。
-
Patent Agency Ranking
公开(公告)号：CN113906449A
公开(公告)日：2022-01-07
申请号：CN202080040591.9
申请日：2020-06-11
Applicant: D-波系统公司
Inventor： 凯利·T·R·布思比
IPC: G06N10/00
Abstract: 一种量子处理器包括多个图块，该多个图块以第一网格布置，并且其中，该多个图块中的第一图块包括多个量子位(例如，超导量子位)。该量子处理器进一步包括移位寄存器、量子位读出器件、多个数模转换器(DAC)缓冲级、以及以第二网格布置的多个移位寄存器能加载的DAC，该移位寄存器包括通信地耦合到频率复用谐振(FMR)读出的至少一个移位寄存器级。该量子处理器可以进一步包括具有至少一个传输线电感的传输线、超导谐振器、以及将该超导谐振器通信地耦合到该传输线的耦合电容。数字处理器可以对该多个移位寄存器能加载的DAC中的至少一个DAC进行编程。对该第一图块的编程可以与对该多个图块中的第二图块的编程并行执行。
-
公开(公告)号：CN113544711A
公开(公告)日：2021-10-22
申请号：CN202080019406.8
申请日：2020-01-13
Applicant: D-波系统公司
Inventor： 詹姆斯·A·金 , 凯利·T·R·布思比 , 波·法雷·佩雷 , 威廉·W·伯诺迪
Abstract: 描述了用于操作混合计算系统的系统和方法，这些系统和方法使用聚类收缩来将较大的密集输入转换为可以容易地映射到量子处理器中的简化输入。该简化输入表示问题的全局结构。技术涉及将输入变量划分为多个聚类并对每个聚类进行收缩。可以使用不加权算术平均组对方法算法来划分这些输入变量。该量子处理器基于该简化输入返回样本，并且这些样本被扩展以对应于原始输入。
-
公开(公告)号：CN109964239A
公开(公告)日：2019-07-02
申请号：CN201780041671.4
申请日：2017-06-07
Applicant: D-波系统公司
Inventor： 凯利·托马斯·罗斯·布思比 , 保罗·I·布尼克
Abstract: 用于模拟计算系统的拓扑结构可包括可实现三部图并且基本上正交地相交的量子比特单元。量子比特可具有H形或I形，量子比特可在单元内改变方向。拓扑结构可由两种或更多种不同的子拓扑结构构成。量子比特可由远程耦合器通信地耦合到非相邻单元。远程耦合器可在单元内改变方向。单元可具有两种或更多种不同类型的远程耦合器。单元可具有偏移的量子比特、超过一种类型的单元间耦合器、超过一种类型的单元内耦合器以及远程耦合器。
-
公开(公告)号：CN105531725B
公开(公告)日：2018-03-13
申请号：CN201480047692.3
申请日：2014-06-26
Applicant: D-波系统公司
Inventor： 乔迪·罗斯 , 苏珊娜·吉尔德特 , 威廉·G·麦克雷迪 , 多米尼克·克里斯托夫·瓦利曼
IPC: G06N99/00
CPC classification number: G06N99/005 , G06K9/00986 , G06K9/6247 , G06K9/6249 , G06K9/6255 , G06N99/002
Abstract: 多种系统、方法和方面及其实施例涉及与使用非量子处理器的非监督或半监督特征学习。为了实现非监督或半监督特征学习，该量子处理器被编程以在一个或多个数据集上实现层次化深度学习(称为HDL)。多种系统和方法在一个或多个数据集中或者跨数据或数据集搜索、解析并检测多个最大重复模式。多个实施例和方面涉及使用稀疏编码来检测在数据中或者跨数据的多个最大重复模式。稀疏编码的多个示例包括L0和L1稀疏编码。一些实现方式可能涉及将多个标签附加、结合或附接于多个字典元素或者一个或多个字典的构成元素。在标签与被加标签的该元素之间可能存在逻辑关联，从而使得该非监督或半监督特征学习的过程跨越了这些元素和该结合的、附接的或附加的标签两者。
-
公开(公告)号：CN107077642A
公开(公告)日：2017-08-18
申请号：CN201580057595.7
申请日：2015-08-21
Applicant: D-波系统公司
Inventor： 菲拉斯·哈姆泽 , 安德鲁·道格拉斯·金 , 杰克·雷蒙德 , 艾丹·帕特里克·罗伊 , 罗伯特·伊斯雷尔 , 叶夫根尼·安德里亚什 , 凯瑟琳·麦吉奥赫 , 马尼·兰杰巴尔
IPC: G06N99/00
CPC classification number: G06N99/002 , G06F9/02 , G06F9/32 , G06F15/18 , G06F15/76 , G06F17/10 , G06N3/12
Abstract: 计算系统使用启发式求解器或优化器来求解问题。这样可以迭代地评定处理结果，并且修改所述问题或其表示，然后对修改后的问题进行重复处理，直至达到终止条件。启发式求解器或优化器可以在一个或多个数字处理器和/或一个或多个量子处理器上执行。所述系统可以在多种类型的硬件设备和/或多种类型的启发式优化算法之间自主地进行选择。这样可以将后处理操作与处理操作进行协调或至少部分地重叠，例如在产生第(i+1)批样本的同时对第i批样本执行后处理，例如因而对第i批样本的后处理操作并未在时间上延伸超过产生第(i+1)批样本。启发式优化器的选择基于对所述问题的预处理评定，例如基于从所述问题中提取的特征并且例如基于所预测的成功。
-
-
-
-
-
-
-
-
-
Search Results
81
records
(took 0.039 seconds)
