适用神经网络处理器的自动化设计方法、装置及优化方法

    公开(公告)号:CN107016175B

    公开(公告)日:2018-08-31

    申请号:CN201710178679.7

    申请日:2017-03-23

    Abstract: 本发明提出一种适用神经网络处理器的自动化设计方法、装置及优化方法,该方法包括获取神经网络模型拓扑结构配置文件与硬件资源约束文件,其中硬件资源约束文件包括目标电路面积开销、目标电路功耗开销及目标电路工作频率;根据神经网络模型拓扑结构配置文件与硬件资源约束文件生成神经网络处理器硬件架构,并生成硬件架构描述文件;根据所述神经网络模型拓扑结构、硬件资源约束文件及硬件架构描述文件优化数据调度、存储及计算方式,生成对应的控制描述文件;根据硬件架构描述文件、控制描述文件从已构建的神经网络可复用单元库查找符合设计要求的单元库、生成相对应的控制逻辑并生成对应的硬件电路描述语言,将硬件电路描述语言转化为硬件电路。

    一种具有低带宽激活装置的神经网络处理器及其方法

    公开(公告)号:CN108416435A

    公开(公告)日:2018-08-17

    申请号:CN201810223448.8

    申请日:2018-03-19

    Abstract: 本发明提供一种神经网络处理器以及设计和使用方法。所述神经网络处理器,包括卷积装置和激活装置,其特征在于所述激活装置包括:输入接口、激活运算单元、和输出接口;其中,所述输入接口用于接收来自所述卷积装置的待激活神经元,所述输入接口的带宽与所述卷积装置输出待激活神经元的速度相关;所述激活运算单元,用于对来自所述输入接口的待激活神经元进行激活处理,所述激活运算单元的运算速度与所述卷积装置输出待激活神经元的速度相关;所述输出接口,用于输出激活处理的结果,所述输出接口的带宽与所述激活运算单元的运算速度相对应。

    一种适用于神经网络的池化装置及方法

    公开(公告)号:CN108388943A

    公开(公告)日:2018-08-10

    申请号:CN201810014396.3

    申请日:2018-01-08

    Abstract: 本发明涉及一种适用于神经网络的池化装置,包括神经元输入接口模块,用于接收神经元数据,并识别有效神经元数据;池化缓存模块,用于暂存复用神经元数据;池化计算模块,用于完成针对神经元数据的池化计算;神经元输出接口模块,用于输出池化计算结果;以及池化控制模块,用于控制所述池化装置的各个模块和池化过程。

    神经网络计算装置及包含该计算装置的处理器

    公开(公告)号:CN107578095B

    公开(公告)日:2018-08-10

    申请号:CN201710777736.3

    申请日:2017-09-01

    Abstract: 本发明提供一种神经网络计算装置以及包含该计算装置的处理器。该计算装置包括脉动阵列处理单元和主处理器,所述主处理器用于控制神经网络中的计算元素向所述脉动阵列处理单元的装载以及在所述脉动阵列处理单元中的传递,所述脉动阵列处理单元由多个处理单元构成,每个处理单元对接收的计算元素执行相关运算和/或将接收到的计算元素传递给下一个处理单元,其中,所述计算元素包括神经元数据和对应的权重值。利用本发明的计算装置能够加快神经网络的计算速度并降低计算过程中对带宽的需求。

    一种用于神经网络处理器的方法

    公开(公告)号:CN107729998A

    公开(公告)日:2018-02-23

    申请号:CN201711046134.7

    申请日:2017-10-31

    Abstract: 本发明提供一种用于神经网络处理器的方法,包括:1)确定所述神经网络处理器的电路构造;2)增加所述电路构造中至少一条路径上的至少一个器件的延时;3)通过调整用于所述神经网络处理器的工作频率并评估在各个工作频率下的工作状况,来确定使得增加了延时后的所述电路构造的错误率满足设计需要时的最大的工作频率,以及对应的神经网络权重值。

    用于神经网络处理器的浮点乘法器及浮点数乘法

    公开(公告)号:CN107291419A

    公开(公告)日:2017-10-24

    申请号:CN201710311728.X

    申请日:2017-05-05

    CPC classification number: G06F7/57 G06N3/02

    Abstract: 本发明公开了用于神经网络处理器的浮点乘法器及浮点数乘法。该浮点乘法器对待相乘的两个操作数的尾数进行匹配以选择不同的操作模式来获得乘积的尾数,在两个操作数的尾数高四位相匹配时直接输出其中一个操作数的尾数,在两个操作数的尾数高三位相匹配时先截取这两个操作数的尾数的部分位并在所截取的数的高位处补1,然后再进行乘法计算并输出结果,如果不满足上述条件才对这两个操作数的尾数进行乘法运算以得到所述乘积的尾数。该浮点乘法器在执行乘法操作时采用近似计算和精确计算结合的方式,采用数据替换和部分位相乘等具有较低能量损耗的工作在不牺牲较大工作精度的同时提高了乘法操作的工作能效,也使得神经网络处理系统性能更加高效。

    一种基于模式频率统计编码的神经网络处理器及设计方法

    公开(公告)号:CN107092961A

    公开(公告)日:2017-08-25

    申请号:CN201710178680.X

    申请日:2017-03-23

    CPC classification number: G06N3/063

    Abstract: 本发明提出一种基于模式频率统计编码的神经网络处理器及设计方法,涉及神经网络模型计算的硬件加速技术领域,该处理器包括至少一存储单元,用于存储操作指令与运算数据;至少一计算单元,用于执行神经网络计算;以及控制单元,与至少一存储单元、所述至少一计算单元相连,用于经由所述至少一存储单元获得所述至少一存储单元存储的操作指令,并且解析所述操作指令以控制所述至少一计算单元;至少一个数据压缩单元,其中每个所述数据压缩单元与所述至少一计算单元相连,用于压缩根据所述运算数据获取的计算结果,并基于模式频率统计重新编码;至少一数据解压单元,其中每个所述数据解压单元与所述至少一个计算单元相连,用于解压被压缩的运算数据。

    一种基于权重压缩的神经网络处理器、设计方法、芯片

    公开(公告)号:CN106529670A

    公开(公告)日:2017-03-22

    申请号:CN201610958305.2

    申请日:2016-10-27

    CPC classification number: G06N3/063

    Abstract: 本发明提出一种基于权重压缩的神经网络处理器、设计方法、芯片,该处理器包括至少一个存储单元,用于存储操作指令与参与计算的数据;至少一个存储单元控制器,用于对所述存储单元进行控制;至少一个计算单元,用于执行神经网络的计算操作;控制单元,与所述存储单元控制器与所述计算单元相连,用于经由所述存储单元控制器获得所述存储单元存储的指令,并且解析所述指令以控制所述计算单元;至少一个权重检索单元,用于对权重进行检索,其中每个所述权重检索单元与所述计算单元相连,保证被压缩的权重与对应数据正确运算。本发明降低了神经网络处理器中权重资源的占用,提高了运算速度,提升了能量效率。

Patent Agency Ranking