-
公开(公告)号:CN106936406A
公开(公告)日:2017-07-07
申请号:CN201710151783.7
申请日:2017-03-10
Applicant: 南京大学
Abstract: 本发明公开了一种5并行快速有限冲击响应(FIR)滤波器及其相应的硬件架构。5并行快速FIR滤波器是用来实现抽头系数为5的FIR滤波器的并行化,同时降低计算复杂度。本发明先从理论上推导了5并行快速FIR滤波器算法(FFA),然后根据5并行FFA,设计出相应的5并行快速卷积硬件架构。由于重复使用了原始滤波器中的硬件单元,相比于传统的5抽头FIR滤波器算法,在相同的吞吐率条件下,本算法可以在增加一些加法操作基础上同时节省40%的乘法操作。而由于在硬件实现上,乘法器的面积和功耗远大于加法器,因此本架构可以节省40%的面积和功耗。将本发明运用在需要5并行FIR滤波器的场合,例如卷积神经网络、视频图像处理、无线通信等,可以提高原始滤波器的有效吞吐量,或者降低原始滤波器的功耗。
-
公开(公告)号:CN101827107A
公开(公告)日:2010-09-08
申请号:CN201010168517.3
申请日:2010-05-11
Applicant: 南京大学
Abstract: 本发明公开了一种基于IEEE802.1AE协议的GCM高速加解密器,包括信息提取模块,AES模块和Ghash模块;信息提取模块用于从输入数据中提取安全协议密钥、安全通道标识、数据包号、目的地址和源地址,并根据不同的工作模式转换成对应的初始密钥K、初始向量IV、附加信息A和明文P/密文C,并将数据传输给AES模块;AES模块完成数据加/解密,并输出密文/明文;Ghash模块根据附加信息A和密文C,通过Ghash函数产生鉴别标识T。本发明可以同时处理多组数据,而不需要预先确定等待处理的分组数据总数。本发明数据处理速度快、硬件复杂度低。
-