公开(公告)号：CN106445891A

公开(公告)日：2017-02-22

申请号：CN201610648826.8

申请日：2016-08-09

Applicant: 中国科学院计算技术研究所 ,  北京中科睿芯科技有限公司

Inventor： 朱亚涛 ,  张志敏 ,  范东睿 ,  王达 ,  张浩

IPC: G06F17/22

CPC classification number: G06F17/2264

Abstract: 本发明提出一种串匹配算法的加速方法及装置，该方法包括构造基本转换规则与交叉转换规则，根据缓存策略函数确定状态缓存寄存器中的状态Sc1与Sc2，判断当前状态Si在基本转换规则和n步交叉转换规则中是否存在接收当前字符c的转换规则，根据相应转换规则，将字符c进行转换。本发明通过增加状态缓存组件和选通电路，如寄存器组和多路选通器，在串匹配过程中动态生成转换规则，实现了串匹配算法的加速，同时能够消除传统串匹配算法中需存储的大量转换规则，降低生成状态机的规模，提高串匹配算法的执行速度。

公开(公告)号：CN104346285A

公开(公告)日：2015-02-11

申请号：CN201310339295.0

申请日：2013-08-06

Applicant: 华为技术有限公司 ,  中国科学院计算技术研究所

Inventor： 范东睿 ,  宋风龙 ,  王达 ,  叶笑春

IPC: G06F12/02 ,  G06F13/16

CPC classification number: G06F3/0611 ,  G06F3/0656 ,  G06F3/0683 ,  G06F9/3824

Abstract: 本发明提供内存访问处理方法、装置及系统，该方法包括：接收处理器发送的访存请求；将在一个预置时间段内接收的多个访存请求进行合并形成新访存请求，新访存请求包括由内存地址对应的编码位组成编码位向量以及被合并的访存请求所访存内存地址的基地址、访存粒度、访存请求类型及由内存地址对应的编码位组成编码位向量，在编码位向量中每个被合并的访存请求所访存的内存地址对应的编码位上配置表示有访存操作的第一编码位标识；将新访存请求发送给内存控制器，以使内存控制器对与第一编码位标识对应的内存地址执行访存操作。本发明可将处理器发送的多个访存请求合并成一个访存请求并统一发送给内存控制器以执行访存操作，有效提高内存带宽使用率。

公开(公告)号：CN103870327A

公开(公告)日：2014-06-18

申请号：CN201210551909.7

申请日：2012-12-18

Applicant: 华为技术有限公司 ,  中国科学院计算技术研究所

Inventor： 范东睿 ,  叶笑春 ,  王达 ,  张浩

IPC: G06F9/48

CPC classification number: G06F9/4887 ,  G06F3/126 ,  G06F9/4881 ,  G06F9/5038

Abstract: 本发明实施例提供了一种实时多任务调度方法和装置，能够动态校正线程的裕度值，获得更加准确的任务优先级，进而提高实时多任务调度的准确性。该方法包括：在确定对当前调度的线程进行裕度校正后，根据所述当前调度的线程的执行进度和所述当前调度的线程已经执行的时间，获取所述当前调度的线程的剩余执行时间；然后根据所述当前调度的线程的剩余执行时间以及所述当前调度的线程的截止时间，获取所述当前调度的线程的裕度；接着根据所述当前调度的线程的裕度，确定所述线程的优先级，并根据所述线程的优先级重新确定优先级队列；最后根据重新确定的优先级队列，依次调度所述队列中的线程。本发明适用于计算机领域。

公开(公告)号：CN102110073B

公开(公告)日：2013-01-30

申请号：CN201110034399.1

申请日：2011-02-01

Applicant: 中国科学院计算技术研究所

Inventor： 张轮凯 ,  李海忠 ,  雷峥蒙 ,  张浩 ,  范东睿

IPC: G06F15/167 ,  G06F12/02

Abstract: 本发明提供一种片上共享高速缓存的替换装置和方法以及相应处理器，该装置包括局部性打分模块和替换选择模块，其中：所述局部性打分模块包括多个打分寄存器，所述打分寄存器用于存储缓存块地址和所述缓存块地址的分数；所述局部性打分模块用于对访问地址和已缓存数据对应的地址打分，并对打分寄存器中所存储的缓存块地址和缓存块地址的分数进行更新；替换选择模块用于对于所述访问地址分数最低的情况，将所述访问地址旁路，否则用所述访问地址所对应的数据替换分数最低的已缓存数据对应的地址所对应的数据。本发明解决了多核/众核处理器中共享高速缓存抖动现象严重问题，更好地利用了共享高速缓存。

公开(公告)号：CN102662868A

公开(公告)日：2012-09-12

申请号：CN201210134204.5

申请日：2012-05-02

Applicant: 中国科学院计算技术研究所

Inventor： 范灵俊 ,  唐士斌 ,  王达 ,  张浩 ,  范东睿

IPC: G06F12/08

CPC classification number: G06F12/0864 ,  G06F1/3275 ,  G06F12/0833 ,  G06F12/0891 ,  G06F12/0895 ,  G06F2212/601 ,  G06F2212/6032 ,  G06F2212/621 ,  Y02B70/12 ,  Y02B70/123 ,  Y02D10/13 ,  Y02D10/14

Abstract: 本发明提供用于处理器的动态组相联高速缓存结构，该装置在读访问发生时首先判断待访问的缓存组中的各个缓存块的有效位，并根据每个缓存块的有效位来设置该缓存块所在的缓存路的使能位；然后，读出有效的缓存块并将访存地址中标记段与所读出的各缓存块的标记块进行比对，如果命中则根据访存地址中的偏移段从所命中的缓存块的数据块中读出数据。该装置在程序执行过程中，动态改变高速缓存装置的相联度，过滤掉对无效缓存块的读操作，在基本不增加设计复杂度和影响处理器性能的情况下，有效降低高速缓存的功耗，从而降低整个处理器的功耗。

公开(公告)号：CN102567278A

公开(公告)日：2012-07-11

申请号：CN201110451374.1

申请日：2011-12-29

Applicant: 中国科学院计算技术研究所

Inventor： 张帅 ,  焦帅 ,  张浩 ,  范东睿 ,  李海忠

IPC: G06F15/173

CPC classification number: G06F15/173 ,  G06F15/7807

Abstract: 本发明公开了一种片上多核数据传输方法和装置，其特征在于，步骤一配置数据传输装置，通过软件接口生成控制数据传输装置的指令流，由处理器核将所述指令流发送给位于处理器核内部的数据传输装置；步骤二所述数据传输装置接收上述指令流，对发往同一片SPM或二级缓存的操作进行组合，由所述数据传输装置封装成可以在片上网络上传输的数据包；步骤三所述数据传输装置的发送模块查询片上网络，并对数据地址进行解析，给出目的SPM或二级缓存的坐标；步骤四所述数据传输装置接收由目的SPM或二级缓存返回的数据或接收同步信号返回给控制模块，直至返回数据或同步信号数目与发送的请求相等，本装置控制模块向处理器核返回本次操作完成信号。

公开(公告)号：CN101908034A

公开(公告)日：2010-12-08

申请号：CN201010221087.7

申请日：2010-06-28

Applicant: 中国科学院计算技术研究所

Inventor： 徐卫志 ,  焦帅 ,  张浩 ,  刘志勇 ,  范东睿 ,  雷峥蒙 ,  宋风龙 ,  王达

IPC: G06F15/163

Abstract: 本发明涉及众核处理器片上同步方法和其系统，在片上众核体系结构中，使用专用的片上同步管理装置支持粗粒度同步方法，由于访问片上同步管理装置的时间远远小于访问内存的时间，而且避免了因为轮询标志位造成的网络拥塞，因此减少了同步时间，进而帮助提高众核处理器的计算能力。

公开(公告)号：CN101320344B

公开(公告)日：2010-10-13

申请号：CN200810116243.6

申请日：2008-07-07

Applicant: 中国科学院计算技术研究所

Inventor： 马啸宇 ,  范东睿 ,  包尔固德 ,  张轮凯

IPC: G06F11/26

Abstract: 本发明提供一种多核或众核处理器功能验证设备，包括重复逻辑电路、片上存储以及其它逻辑电路；重复逻辑电路包括用于模拟多核或众核处理器中的各个结点的复用结点、用于对复用结点的功能验证过程进行控制的控制模块和用于存储与所述复用结点的功能验证过程相关数据的存储模块；其中，片上存储和存储模块在所述FPGA的片上存储资源上实现；其它逻辑电路、控制模块和复用结点在FPGA的可编程逻辑资源上实现。本发明突破了FPGA芯片可编程逻辑容量大小对多核或众核处理器功能验证的限制，以增加运行时间为代价，减小硬件资源的开销，提供了一种通用的对多核或众核处理器功能验证的方法，具有良好的灵活性和扩展性。

公开(公告)号：CN100580630C

公开(公告)日：2010-01-13

申请号：CN200710308574.5

申请日：2007-12-29

Applicant: 中国科学院计算技术研究所

Inventor： 陈曦 ,  范东睿 ,  张浩

IPC: G06F9/45

Abstract: 本发明公开了一种满足SystemC语法要求的多核处理器及获得其执行代码的方法。该多核处理器包括：多个用于交换数据的交换单元连接形成的阵列，多个用于数据处理的处理单元与所述交换单元连接；连接在相邻的所述处理单元之间的用于相邻处理单元之间同步和数据共享的本地资源单元，和与所述交换单元连接的至少一个用于所有处理单元之间同步和数据共享的全局资源单元。该方法包括：步骤S1，将SystemC软件模型翻译成处理单元指令集编译器能够编译的代码；步骤S2，将所述软件模型中的进程映射到处理单元上，并将SystemC中的语法元素分别映射到本地资源单元和全局资源单元中。本发明能够显著降低嵌入式系统开发难度。

公开(公告)号：CN100545806C

公开(公告)日：2009-09-30

申请号：CN200610171521.9

申请日：2006-12-30

Applicant: 中国科学院计算技术研究所

Inventor： 龙国平 ,  范东睿 ,  袁楠 ,  张浩

IPC: G06F9/38

Abstract: 本发明涉及一种新的基于局部相联查找解决访存相关的方法，包括：一种局部相联查找机制，即当一个取数指令进入访存队列时，只需要向前访存队列的一个子集，看是否可以从查询过的存数指令那里获得最新版本的值，同理当一个存数指令进入访存队列时只向后查询访存队列的一个子集，看是否有提前执行并写回的取数指令；一个访存相关预测器，当一个取数指令在重命名的时候查询该访存相关预测器索引出一个访存距离，如果访存距离是有效的，那么发射模块在发射该取数指令之前必须确保其前面和访存距离相应的存数指令已经执行完毕，然后才能发射该取数指令。