编码方法、编码器以及解码器

    公开(公告)号:CN102265520B

    公开(公告)日:2014-05-14

    申请号:CN200980152566.3

    申请日:2009-12-18

    Inventor: 村上丰

    Abstract: 公开了降低编码器及解码器的电路规模,并且变更纠删码的编码率的编码方法。将由使用了编码率1/2的LDPC-CC的编码输出即信息及奇偶校验位构成的12k(k为自然数)比特作为1周期,在从1周期中仅将信息按照编码输出的输出顺序排列所得的信息X6i、X6i+1、X6i+2、X6i+3、X6i+4、X6i+5、……、X6(i+k-1)、X6(i+k-1)+1、X6(i+k-1)+2、X6(i+k-1)+3、X6(i+k-1)+4、X6(i+k-1)+5的6k比特中的、3k个信息Xj中,插入已知信息的情况下,将已知信息插入在信息Xj中,以使不同的3k个的j除以3所得的余数中、余数是0的个数为k个、余数是1的个数为k个、以及余数是2的个数为k个,并且从包含已知信息的信息求所述奇偶校验位。奇偶校验式为(Da1+Da2+Da3)X(D)+(Db1+Db2+Db3)P(D)=0?…(1-1)(DA1+DA2+DA3)X(D)+(DB1+DB2+DB3)P(D)=0?…(1-2)(Dα1+Dα2+Dα3)X(D)+(Dβ1+Dβ2+Dβ3)P(D)=0?…(1-3)。其中,X(D)是信息X的多项式表达式,P(D)是奇偶校验位的多项式表达式,另外,a1、a2、a3是整数(其中,a1≠a2≠a3),b1、b2、b3是整数(其中、b1≠b2≠b3),另外,A1、A2、A3是整数(其中,A1≠A2≠A3)、B1、B2、B3是整数(其中、B1≠B2≠B3),另外、α1、α2、α3是整数(其中,α1≠α2≠α3)、β1、β2、β3是整数(其中,β1≠β2≠β3),另外,“c%d”表示“c除以d所得的余数”。

Patent Agency Ranking