-
公开(公告)号：CN110518884A
公开(公告)日：2019-11-29
申请号：CN201910769767.3
申请日：2019-08-20
Applicant: 上海交通大学
Abstract: 本发明提供了一种延时放大器，其特征在于，所述延时放大器包括一级或多级放大电路；所述一级或多级放大电路中至少包括一级基于自定时振荡环的延时放大电路；所述延时放大器还包括输入级延时放大电路；若输入延时匹配于放大电路的设定参数，则放大电路本身作为输入级延时放大电路；若输入延时不匹配于放大电路的设定参数，则独立的输入级延时放大电路能够将该不匹配的输入延时转换为匹配于放大电路设定参数的延时信号。本发明提供的延时放大电路的实现和控制方式，可以提高延时放大器的灵活性和稳定性。
-
公开(公告)号：CN109918339A
公开(公告)日：2019-06-21
申请号：CN201910134103.X
申请日：2019-02-22
Applicant: 上海交通大学
IPC: G06F15/80
Abstract: 本发明公开了一种针对粗粒度可重构结构的基于相似性的指令压缩方法，涉及计算机指令优化领域，包括1)利用原有的粗粒度可重构编译技术得到数据流图；2)通过原有的粗粒度可重构资源感知映射方法对所述数据流图进行映射；3)通过映射算法和基本指令集结构，对所述数据流图的映射结果进行指令优化配置；4)根据所述基本指令集结构，制定指令优化规则，针对每一个运算单元的指令进行分割，提取并压缩后存入全局指令存储器中；5)根据所述指令优化规则，设计指令存储控制器；6)通过所述指令存储控制器读取所述全局指令存储器中的指令编码，执行指令。本发明应用领域广泛，在指令传输过程中具有更高的性能和面积及功耗优势。
-
公开(公告)号：CN109783300A
公开(公告)日：2019-05-21
申请号：CN201811560881.7
申请日：2018-12-20
Applicant: 上海交通大学 , 上海航天电子通讯设备研究所
IPC: G06F11/263
Abstract: 本发明提供了一种基于关键度的FPGA软错误多频度刷新方法，包括如下步骤：S1，以未防护电路作为测试电路，对测试电路对应的配置帧进行故障注入实验，得到配置帧关键度分布；S2，根据配置帧关键度分布计算最优刷新比例，调整不同帧的刷新频率；S3，根据最优刷新比例生成刷新地址序列，利用刷新地址序列依次对配置帧进行扫描并检查正确性，得到防护后电路。同时提供了一种刷新器。随机故障注入测试的结果显示，本发明所提供的基基于关键度的FPGA软错误多频度刷新方法及刷新器，相比盲刷新技术，系统出错率平均下降了20％，实现了对电路软错误的有效保护。
-
公开(公告)号：CN109271136A
公开(公告)日：2019-01-25
申请号：CN201810891254.5
申请日：2018-08-06
Applicant: 上海交通大学
IPC: G06F7/58
Abstract: 本发明提供了一种基于FPGA的真随机数发生器及发生方法，包括：n级自定时振荡环：产生抖动信号作为熵源，每一级输出的抖动信号分别连接熵提取模块，n为大于等于3的正整数；熵提取模块：由FPGA中的延迟链和触发器单元组成，延迟链分别采集抖动信号，触发器在一个相同时钟的控制下对延迟链中的抖动信号进行采样，再将每个延迟链中同一级的抖动信号进行异或得到数据数列；边缘检测器：检测数据序列中的边缘跳变数据位，输出一位随机数；后处理模块：将随机数进行纠偏，得到随机数序列。本发明不仅可以产生高质量的随机数，而且可以以很高的速率产生随机数。且占用FPGA的资源较少，可以很方便地集成到应用系统中。
-
公开(公告)号：CN109192239A
公开(公告)日：2019-01-11
申请号：CN201810829670.2
申请日：2018-07-25
Applicant: 上海交通大学
IPC: G11C29/56
Abstract: 本发明提供了一种SRAM存储器的片上测试电路和测试方法，建立和保持时间测量电路、访问时间测量电路、功能测试电路分别连接在控制电路与多路选择电路之间，多路选择电路连接SRAM存储器，控制电路控制多路选择电路；建立和保持时间测量电路和访问时间测量电路均包括数字时间转换器，数字时间转换器由可调延时链构成，可调延时链由延时单元构成，通过调整延时单元的数量来设置不同的延时。本发明将控制电路、建立和保持时间测量电路、访问时间测量电路、功能测试电路结合，同时实现测量SRAM的访问时间、建立时间、保持时间和存储功能，大大缩短了测试时间，并且提高了测量的精度。
-
Patent Agency Ranking
公开(公告)号：CN109165006A
公开(公告)日：2019-01-08
申请号：CN201810892536.7
申请日：2018-08-07
Applicant: 上海交通大学
Abstract: Softmax函数可以完成标量到概率的转换，被广泛应用在深度神经网络分类器中的输出层。时下，多分类问题作为深度学习的重要应用有着分类类别越来越多，精度要求越来越高的应用趋势。本发明提出了一种Softmax函数的设计优化及硬件实现方法及系统，针对大量输入数据个数、广输入范围与高精度要求，本发明通过两遍输入的输入模式进行计算以减少片上存储资源、通过可配置查找表以应对多种输入定点化方案、通过硬件决定输出定点化方案以提高精度。
-
公开(公告)号：CN108389183A
公开(公告)日：2018-08-10
申请号：CN201810070005.X
申请日：2018-01-24
Applicant: 上海交通大学
CPC classification number: G06T7/0012 , G06N3/0454 , G06N3/0481 , G06N3/08 , G06T2207/30064
Abstract: 本发明提供了一种肺部结节检测神经网络加速器及其控制方法，输入数据通过控制模块进入FIFO模块，然后进入卷积模块完成卷积中的乘累加运算，乘累加运算后进入累加模块累加中间值，累加中间值后进入激活函数模块进行激活函数，激活函数后进入降采样模块进行均值池化，均值池化后进入光栅化模块进行光栅化，将输出转化为一维向量返回控制模块；控制模块调用并配置FIFO模块、卷积模块、累加模块、激活函数模块、降采样模块和光栅化模块控制迭代，以及将迭代结果传输至全连接层进行乘累加运算和概率比较。本发明通过控制模块针对该肺部结节检测网络优化了迭代控制逻辑，以节省资源消耗，增加数据吞吐率。
-
公开(公告)号：CN103761196A
公开(公告)日：2014-04-30
申请号：CN201410052185.0
申请日：2014-02-14
Applicant: 上海交通大学
IPC: G06F12/08
Abstract: 本发明提供了一种二维块数据存储系统，包括：片上主存，用于存储由二维块数据分成的4乘4的原子块；主核处理器，用于将原子块分配到相应原子块；与主核处理器通过配置总线连接的多核阵列，包括64个轻量级处理器、64个高速存储单元、16个块间传输模块和块内传输模块；与所述多核阵列通过访问总线连接的直接存储器访问设备，所述直接存储器访问设备通过多层总线与所述片上主存连接；与所述直接存储器访问设备连接的高速缓存，能够减轻轻量级处理器和片上主存间的不平衡性，及解决一维二维之间的不匹配的问题。
-
公开(公告)号：CN119538816A
公开(公告)日：2025-02-28
申请号：CN202311106225.0
申请日：2023-08-29
Applicant: 上海交通大学
IPC: G06F30/34 , G06F30/3312
Abstract: 本发明提供了一种开发可重构处理器时序余量的自适应时钟实现方法及系统，包括：步骤S1：仿真工具对可重构处理器执行的应用程序进行动态时序分析获得延时信息；将延时信息发送至编译器，编译器针对应用程序进行数据流图的产生和映射优化，同时将相应的延迟信息编码到配置信息中，基于编码后的配置信息获取工作负载因子；步骤S2：将工作负载因子和PVT检测模块产生的PVT因子共同输入相位选择模块，相位选择模块根据工作负载因子和PVT因子从多相时钟产生模块产生的多相时钟中选择一个作为自适应时钟，提供给可重构处理器。
-
公开(公告)号：CN119149048A
公开(公告)日：2024-12-17
申请号：CN202411390459.7
申请日：2024-09-30
Applicant: 上海交通大学
Abstract: 本发明公开了一种同态加密编译器的基于整数线性规划的规模管理方法，涉及云计算领域。本发明将RNS‑CKKS的规模管理问题形式化为一个整数线性规划问题，从而可以用现有的数学方法进行求解。通过本发明提出的规模管理方法，程序员在编程时可以忽略规模管理的需求，由编译器自动进行管理，不需要程序员介入；相较于现有的同态加密编译器中的规模管理方法，本发明提出的方法可以在更短的时间生成性能更好的程序，有助于推广同态加密的使用。
-
-
-
-
-
-
-
-
-
Search Results
166
records
(took 0.027 seconds)
