-
公开(公告)号：CN115855741B
公开(公告)日：2023-11-03
申请号：CN202310177946.4
申请日：2023-02-28
Applicant: 浙江大学杭州国际科创中心
Abstract: 本公开涉及用于评估掺杂面密度的方法及设备。该方法包括：对待测样品的待测区域进行电子束照射；获得待测区域的亮度检测信息；及响应于亮度检测信息，通过亮度与掺杂面密度之间的映射关系获得待测区域的掺杂面密度，映射关系根据获得亮度密度模型步骤得到包括：形成至少两个基准样品，基准样品的掺杂面密度相互不同；获得至少两个基准样品中每个的基准掺杂面密度；对基准样品的基准区域进行电子束照射，并获得基准区域的亮度基准信息；及根据至少两个基准样品具有的至少两组基准掺杂面密度与亮度基准信息，获得映射关系。该方法不需要对待测样品进行改造加工，适用于已经制作完成的器件，可以满足在线监控工艺进展的需求。
-
公开(公告)号：CN116632064A
公开(公告)日：2023-08-22
申请号：CN202310590650.5
申请日：2023-05-24
Applicant: 浙江大学
IPC: H01L29/78 , H01L23/48 , H01L21/336 , H01L29/06 , H01L27/088
Abstract: 本发明涉及半导体技术领域中的一种碳化硅沟槽栅MOSFET器件及制造方法，包括若干组第一元胞结构以及至少一组带有电极引出结构的第二元胞结构，第一元胞结构和第二元胞结构包含有共同的衬底层、缓冲层和漂移层，第一元胞结构还包括源极结构以及位于源极结构两侧的半个栅极结构，栅极结构和源极结构相间排布在漂移层上，栅极结构设置在第一元胞结构的边缘位置，每间隔一定数量的第一元胞结构与相邻的第一元胞结构之间插入设置有第二元胞结构，且若干组第一元胞结构与第二元胞结构均为紧密排布的多边形元胞结构，通过对栅极保护用P型屏蔽区的电位进行单独控制，提高对器件栅氧层的保护能力，同时实现器件的可靠开通与关断。
-
公开(公告)号：CN115863164B
公开(公告)日：2023-08-04
申请号：CN202310190899.7
申请日：2023-03-02
Applicant: 浙江大学杭州国际科创中心
IPC: H01L21/306 , H01L21/308 , H01L29/06
Abstract: 本公开涉及刻蚀加工方法和装置、半导体器件。该刻蚀加工方法包括：形成覆盖待刻蚀区的第一掩膜层，第一掩膜层沿平行于待刻蚀区的第一方向的各处具有不同的等效刻蚀厚度；及通过第一掩膜层对待刻蚀区进行刻蚀，并对第一掩膜层进行刻蚀，刻蚀步骤包括：通过连续调节刻蚀参数以连续调整第一掩膜层与待刻蚀区的刻蚀选择比，刻蚀参数包括第一刻蚀气体与第二刻蚀气体的浓度比，第一刻蚀气体用于刻蚀第一掩膜层，第二刻蚀气体用于刻蚀待刻蚀区。该刻蚀加工方法可以实现准确形貌的刻蚀加工表面。
-
公开(公告)号：CN116520116A
公开(公告)日：2023-08-01
申请号：CN202310268278.6
申请日：2023-03-20
Applicant: 浙江大学
Abstract: 本发明涉及半导体技术领域中的一种器件外延层参数估算方法、系统、功率器件结构，包括以下步骤：计算器件耗尽区的总体积‑耗尽深度函数关系式；基于总体积‑耗尽深度函数关系式获取器件的电容‑电压函数关系式，并基于电容‑电压函数关系式生成外延层的表观掺杂浓度‑外延深度函数关系式；通过实验测试，获取器件的电容‑电压特性数据，并基于电容‑电压特性数据计算外延层的表观掺杂浓度‑外延深度数据；采用曲线拟合方法，拟合表观掺杂浓度‑外延深度函数关系式与表观掺杂浓度‑外延深度数据，得到器件外延层的实际掺杂浓度和外延厚度，解决了在不破坏器件的情况下，准确计算器件外延层的掺杂浓度和厚度的问题。
-
公开(公告)号：CN116504842A
公开(公告)日：2023-07-28
申请号：CN202310773208.6
申请日：2023-06-28
Applicant: 浙江大学
IPC: H01L29/78 , H01L29/16 , H01L29/167 , H01L29/165 , H01L29/423 , H01L21/28 , H01L21/336
Abstract: 本公开涉及异质结绝缘栅场效应管及其制造方法、半导体器件。该异质结绝缘栅场效应管包括：第一材料结构；第二材料结构，与第一材料结构堆叠构成半导体结构，第二材料结构的碳含量小于第一材料结构的碳含量；栅极，沿堆叠的方向贯穿第二材料结构；以及氧化层，位于栅极与半导体结构之间，包括：对应第一材料结构的第一氧化部和对应第二材料结构的第二氧化部。该异质结绝缘栅场效应管可以实现较高的沟道迁移率，并且保证了异质结材料间的能带差没有明显影响器件整体的导通电压。
-
Patent Agency Ranking
公开(公告)号：CN116092917A
公开(公告)日：2023-05-09
申请号：CN202211561442.4
申请日：2022-12-07
Applicant: 浙江大学杭州国际科创中心
Abstract: 本公开涉及倾斜超级结结构及其制造方法、半导体器件。该方法包括：形成多个掺杂层，多个掺杂层沿第一方向依次堆叠，多个掺杂层均具有第一掺杂类型，多个掺杂层的掺杂浓度依次增大；形成延伸入多个掺杂层的超级结沟槽并基于多个掺杂层得到第一柱区，其中，超级结沟槽的侧壁相对于第一方向倾斜，第一柱区包括沿第一方向依次堆叠的多个第一掺杂部；以及形成填充超级结沟槽的第二柱区，第二柱区具有第二掺杂类型。该方法可以实现性能有保障的倾斜超级结结构。
-
公开(公告)号：CN116053158A
公开(公告)日：2023-05-02
申请号：CN202310088631.2
申请日：2023-01-16
Applicant: 浙江大学杭州国际科创中心
IPC: H01L21/66
Abstract: 本申请涉及一种半导体薄膜掺杂深度测量方法和系统，应用于掺杂半导体薄膜，包括获取目标半导体薄膜的第一厚度和第一电阻值；基于预设厚度对所述目标半导体薄膜进行刻蚀；获取刻蚀后所述目标半导体薄膜的第二厚度和第二电阻值；基于所述第一厚度和第一电阻值以及第二厚度和第二电阻值，确定所述目标半导体薄膜的掺杂深度。通过分别获取刻蚀前后目标半导体薄膜的第一厚度、第二厚度以及第一电阻值、第二电阻值，依据厚度、掺杂深度和电阻值之间的关系，确定出所述目标半导体薄膜的掺杂深度，能够在测试成本较低的情况下，便捷精确的得到半导体薄膜的掺杂深度。
-
公开(公告)号：CN115985936A
公开(公告)日：2023-04-18
申请号：CN202211524361.7
申请日：2022-12-01
Applicant: 浙江大学杭州国际科创中心
IPC: H01L29/06 , H01L29/36 , H01L29/78 , H01L29/872
Abstract: 本公开涉及超级结结构及其制造方法、电子元件。该方法包括：形成延伸入外延层的沟槽，外延层具有第一掺杂特性；对沟槽进行退火工艺得到退火沟槽，退火沟槽的底角包括倾斜过渡段；以及形成柱区，其中，柱区填充于退火沟槽，柱区具有第二掺杂特性。该方法可以实现p柱与n柱界面具有变化以调整电容特性。
-
公开(公告)号：CN114944422B
公开(公告)日：2023-03-28
申请号：CN202210861863.2
申请日：2022-07-22
Applicant: 浙江大学
IPC: H01L29/06 , H01L29/45 , H01L29/872 , H01L29/739 , H01L29/78 , H01L29/861 , H01L21/329 , H01L21/331 , H01L21/336
Abstract: 本发明涉及半导体技术领域中的一种浮岛器件及其制造方法，包括外延层、表面层、底层、第一掺杂区、第二掺杂区和欧姆接触金属，其中，所述表面层和底层之间有若干外延层，至少一个外延层中设置第一掺杂区和第二掺杂区；所述欧姆接触金属通过形成欧姆接触连接第一掺杂区和第二掺杂区；具有消除空间电荷对电流的阻碍和连通外延层与第一掺杂区的优点，缓解了传统浮岛器件在恢复导通状态时的电压过冲或开通延迟问题。
-
公开(公告)号：CN115799301A
公开(公告)日：2023-03-14
申请号：CN202211362520.8
申请日：2022-11-02
Applicant: 浙江大学杭州国际科创中心
IPC: H01L29/06 , H01L23/544
Abstract: 本申请涉及半导体技术领域，具体涉及一种基于外延回填工艺的对准标记形成方法及外延回填工艺。基于外延回填工艺的对准标记形成方法包括形成位于第一外延层的标记区的至少一对对准标记刻蚀掩模，第一外延层包括位于功能区的第一沟槽；形成填充第一沟槽并覆盖第一外延层的第二外延层，其中，第二外延层的背离第一外延层的表面与对准标记刻蚀掩模的背离第一外延层的表面齐平；通过对准标记刻蚀掩模对第二外延层和第一外延层进行刻蚀，形成第二沟槽及形成第三沟槽，其中，第二沟槽位于一对对准标记刻蚀掩模之间，第三沟槽的槽底暴露出外延部。本申请能够避免外延回填及抛光工艺对对准标记的损坏，保证后续工艺的套刻精度。
-
-
-
-
-
-
-
-
-
Search Results
135
records
(took 0.026 seconds)
