-
公开(公告)号:CN107491811A
公开(公告)日:2017-12-19
申请号:CN201710777737.8
申请日:2017-09-01
Applicant: 中国科学院计算技术研究所
IPC: G06N3/063
CPC classification number: G06N3/063
Abstract: 本发明提供了用于加速神经网络处理器的方法及相应神经网络处理器,其中从待处理的神经网络模型的原始数据和权重中提取非零值及其偏移量分别加载至相应数据存储单元和权重存储单元,在计算时选择具有相同偏移量的权重和数据加载至神经网络处理器的计算单元参与运算。这样,可有效降低神经网络处理器所处理的数据规模,从而减少片上存储开销,加快了运算速度并降低了能耗,使得神经网络处理系统性能更高效。
-
公开(公告)号:CN107423816A
公开(公告)日:2017-12-01
申请号:CN201710182542.9
申请日:2017-03-24
Applicant: 中国科学院计算技术研究所
IPC: G06N3/063
CPC classification number: G06N3/063
Abstract: 本发明涉及一种多计算精度神经网络处理方法与系统,该方法包括:步骤S1,从指令存储单元读取需要执行的指令,对该指令进行解析得到存储地址,并从该存储地址获取输入数据和权重;步骤S2,将该输入数据的位宽及该权重的位宽分别解码拓展为处理器设计最大数据位宽,生成原始数据和原始权重;步骤S3,分析该原始数据的位宽,关断计算单元阵列中的部分计算单元,并执行神经网络运算中的运算操作,生成计算数据;步骤S4,将该计算数据的位宽编码为神经网络下一层所需数据位宽,生成打包数据,并将该打包数据输出。本发明可使神经网络不同层采用不同的数据精度参与计算,在保证计算精度的前提下,减少了片上存储量,降低了数据传输能量损耗。
-
公开(公告)号:CN107256123A
公开(公告)日:2017-10-17
申请号:CN201710312421.1
申请日:2017-05-05
Applicant: 中国科学院计算技术研究所
IPC: G06F3/0487 , G06F3/0484 , G06F3/0346
CPC classification number: G06F3/0487 , G06F3/0346 , G06F3/04842
Abstract: 本发明涉及一种屏幕遥控定位装置及方法,包括屏幕定位装置,其中所述屏幕定位装置包括接收模块和处理模块,其特征在于,所述接收模块由传感器阵列组成,所述处理模块用于精确选定或模糊选定有效的屏幕位置。利用本发明提供的方法,可以使用户在操作遥控装置时无需达到过高精度,就可以实现准确的屏幕选定,大幅度提高了用户的操作体验性。
-
公开(公告)号:CN107169563A
公开(公告)日:2017-09-15
申请号:CN201710315998.8
申请日:2017-05-08
Applicant: 中国科学院计算技术研究所
IPC: G06N3/063
CPC classification number: G06N3/063
Abstract: 本发明提供一种应用于二值权重卷积神经网络的处理系统。该系统包括:至少一个存储单元,用于存储数据和指令;至少一个控制单元,用于获得保存在所述存储单元的指令并发出控制信号;至少一个计算单元,用于从所述存储单元获得卷积神经网络中的一层的节点值和对应的二值权重值数据并通过执行加减操作获得下一层的节点值。本发明的系统减少了卷积神经网络计算过程中的数据位宽、提高了卷积运算速度、降低了存储容量及工作能耗。
-
公开(公告)号:CN107103116A
公开(公告)日:2017-08-29
申请号:CN201710188222.4
申请日:2017-03-27
Applicant: 中国科学院计算技术研究所
IPC: G06F17/50
CPC classification number: G06F17/5081
Abstract: 本发明提出一种复用追踪缓存的触发装置及设计方法,涉及集成电路可调试性设计技术领域,该装置包括地址生成模块,用于根据触发信号与当前的检测状态生成读追踪缓存地址;追踪缓存模块,用于通过调试接口写入触发检测信息,并根据所述读追踪缓存地址输出对应地址行的内容;输出选择模块,用于根据所述触发信号的部分低位信号输出对应的触发信息并用于触发判断,当触发标志位有效时,则代表检测到触发条件。本发明可以提供对于触发条件的更强的检测能力;硬件开销更小;可配置性好。
-
公开(公告)号:CN107086910A
公开(公告)日:2017-08-22
申请号:CN201710182153.6
申请日:2017-03-24
Applicant: 中国科学院计算技术研究所
CPC classification number: H04L63/0428 , G06N3/02 , H04L9/0819 , H04L63/083
Abstract: 本发明涉及一种针对神经网络处理的权重加解密方法和系统,其方法包括:通过加密算法将已训练好的原始权重数据加密,生成加密权重数据;读取该原始密钥并根据解密算法对该加密权重数据进行解密,生成原始权重数据;读取需要执行的指令,对该指令进行解析得到存储地址,并从该存储地址获取输入数据;接收该输入数据和该原始权重数据,根据该指令执行神经网络运算操作,并输出运算结果。本发明通过片外加密系统对权重数据进行加密处理,并采用片上解密单元对加密权重进行解密操作,在实现神经网络运算的同时实现了对权重数据的保护。
-
公开(公告)号:CN107016175A
公开(公告)日:2017-08-04
申请号:CN201710178679.7
申请日:2017-03-23
Applicant: 中国科学院计算技术研究所
CPC classification number: G06F17/5045 , G06N3/02
Abstract: 本发明提出一种适用神经网络处理器的自动化设计方法、装置及优化方法,该方法包括获取神经网络模型拓扑结构配置文件与硬件资源约束文件,其中硬件资源约束文件包括目标电路面积开销、目标电路功耗开销及目标电路工作频率;根据神经网络模型拓扑结构配置文件与硬件资源约束文件生成神经网络处理器硬件架构,并生成硬件架构描述文件;根据所述神经网络模型拓扑结构、硬件资源约束文件及硬件架构描述文件优化数据调度、存储及计算方式,生成对应的控制描述文件;根据硬件架构描述文件、控制描述文件从已构建的神经网络可复用单元库查找符合设计要求的单元库、生成相对应的控制逻辑并生成对应的硬件电路描述语言,将硬件电路描述语言转化为硬件电路。
-
公开(公告)号:CN107015628A
公开(公告)日:2017-08-04
申请号:CN201710203437.9
申请日:2017-03-30
Applicant: 中国科学院计算技术研究所
IPC: G06F1/32
Abstract: 本发明提出一种面向近似应用的低开销DRAM刷新方法及系统,涉及存储器设计技术领域,该方法包括静态匹配映射步骤,离线获取应用的全局访存信息,分析所述全局访存信息中每个内存行的最大重用距离,将每个内存行中的内容迁移到保存时间大于所述最大重用距离的内存行中;动态阈值调整步骤,每隔一段时间,周期性的根据历史映射结果预测每个映射周期的最大重用距离,并在DRAM保持时间分布中匹配相应的内存行。本发明在进行程序数据在内存中存储的映射和迁移之后,静态匹配映射方法的错误率几乎为零,动态匹配映射方法的错误率可以控制在0.7%以内,两种方法均能够将原有刷新能耗节省99%以上。
-
公开(公告)号:CN114186598B
公开(公告)日:2025-04-25
申请号:CN202110856642.1
申请日:2021-07-28
Applicant: 中国科学院计算技术研究所
IPC: G06F18/213 , G06N3/0464 , G06N3/08
Abstract: 本发明实施例提供了一种基于阻变存储器的图神经网络计算方法和装置,该方法包括:对于图神经网络的任一层,分析该层中将要在阻变存储器阵列中运算的图数据在权重原位计算模式和混合原位计算模式下的处理时延相对大小,选择时延最小的模式作为该层的计算模式;在权重原位计算模式,对所述图神经网络的所述层将图数据的邻接矩阵和图神经网络的权重参数作为原位数据分别映射到相应的阻变存储器阵列中,以将图神经网络的节点特征作为输入数据与相应的原位数据进行运算;在混合原位计算模式,对所述图神经网络的所述层将图数据的邻接矩阵和节点特征作为原位数据分别映射到相应的阻变存储器阵列中,以将权重参数作为输入数据与相应的原位数据进行运算。
-
公开(公告)号:CN118586345A
公开(公告)日:2024-09-03
申请号:CN202410628587.4
申请日:2024-05-21
Applicant: 中国科学院计算技术研究所
IPC: G06F30/392 , G06F30/398
Abstract: 提供一种芯片系统,由多个芯粒互联构成,其中,每个芯粒包括一个芯粒间路由模块,每个芯粒与相邻芯粒通过各自的所述芯粒间路由模块连接通信;所述芯粒间路由模块包括:与第一方向相对应的第一端口,与第二方向相对应的第二端口,与第三方向相对应的第三端口以及与第四方向相对应的第四端口,其中所述第二方向与所述第一方向垂直,所述第三方向与所述第一方向相反,所述第四方向与所述第二方向相反;其中,所述芯粒间路由模块包括寄存器配置模块,用于动态配置数据路由方式和数据传输路径。
-
-
-
-
-
-
-
-
-