一种基于相关性和人工神经网络的众核芯片温度重构方法

    公开(公告)号:CN113467590A

    公开(公告)日:2021-10-01

    申请号:CN202111035472.7

    申请日:2021-09-06

    Applicant: 南京大学

    Abstract: 本发明提出了一种基于相关性和人工神经网络的众核芯片温度重构方法及系统,该方法基于众核芯片核与核之间温度变化之间的相关性确定了热传感器的分布位置;人工神经网络能够根据热传感器获得的部分核的温度得出众核芯片中所有核的温度。本发明可以支持众核芯片在多种负载情况下进行温度重构;当众核芯片运行多种不同的应用的时候不需要重新确定热传感器的分配位置和也无需重新训练人工神经网络。本发明所需热传感器数目少,重构得到的温度精度高,能适应多种负载情况,因此有着良好的实用价值和广泛的应用前景。

    一种粗粒度动态可重构处理器及其数据处理方法

    公开(公告)号:CN112732639A

    公开(公告)日:2021-04-30

    申请号:CN202110355308.8

    申请日:2021-04-01

    Applicant: 南京大学

    Abstract: 本发明涉及一种粗粒度动态可重构处理器及其数据处理方法,包括用于解析配置信息的控制单元;用于接收来自所述控制单元解析得到的配置信息的可重构控制单元;由多个片上存储块组成的片上存储池;产生所述片上存储块访存地址的无冲突地址生成器;直接存储器访问模块;以及位于所述直接存储器访问模块与存储池之间的数据分发模块。本发明通过两阶段配置、配置信息预取、第二阶段部分配置等方式,可实现下一个算子与当前算子的快速动态切换;同时,通过优化设计的可重构计算阵列、无冲突地址生成器等方式,可实现高性能、高能效的算子实现。

    片上网络温度预测方法及装置、设备、存储介质

    公开(公告)号:CN111026603B

    公开(公告)日:2021-04-23

    申请号:CN201911026334.5

    申请日:2019-10-25

    Applicant: 南京大学

    Abstract: 公开了一种片上网络温度预测方法、装置、设备和存储介质。本申请一实施例中,片上网络温度预测方法可以包括:获取片上网络中各个处理器在当前时刻之后预定时长内待处理指令的指令信息;根据所述待处理指令的指令信息,计算片上网络在当前时刻之后预定时长内的功耗;根据片上网络在当前时刻之后预定时长内的功耗、片上网络当前时刻的温度,计算片上网络在预定时刻的温度,所述预定时刻是当前时刻之后的时刻且与当前时刻相差所述预定时长。本申请能够避免因负载波动大而导致的片上网络温度预测准确度降低的问题。

    一种基于CORDIC方法求复数的N次开根号的硬件计算系统及其计算方法

    公开(公告)号:CN112486455A

    公开(公告)日:2021-03-12

    申请号:CN202011357034.8

    申请日:2020-11-27

    Applicant: 南京大学

    Abstract: 本发明提出一种基于CORDIC方法求复数的N次开根号的硬件计算系统及其计算方法,该系统包括:控制单元使用状态机的方式控制整个系统的运算流程;平面坐标转化极坐标计算单元,用以将待求复数由平面坐标形式转化为极坐标形式;模长计算单元,用以计算待求复数的极坐标形式中的模长的N次开根号;相角计算单元,用以计算待求复数的极坐标形式中的相角的N分之一;极坐标转化平面坐标计算单元,用以将所求得的复数由极坐标形式转化为平面坐标形式并输出。该系统有效地通过拓展所使用的CORDIC计算单元的收敛域来扩展输入范围,其次可以通过调整正向迭代次数灵活地调节计算精度。在信号处理与无线通信等领域中具有广泛的应用。

    一种应用于CNN网络卷积层的高效存算系统及其运算方法

    公开(公告)号:CN112052941A

    公开(公告)日:2020-12-08

    申请号:CN202010947798.6

    申请日:2020-09-10

    Applicant: 南京大学

    Abstract: 本发明提出了一种应用于CNN网络卷积层的高效存算系统及其运算方法,该架构包括:用于缓存结果数据的数据缓存模块;用于进行高并行全流水卷积运算,得到卷积运算结果的运算阵列;用于读取数据缓存中的图像源数据并发送给所述运算阵列的源数据分发模块;用于读取数据缓存中的权重数据,并将数据复制重新编组,发送给所述运算阵列的权重共享模块;用于将运算阵列卷积计算结果存入所述数据缓存模块中的结果数据写入模块。本发明提出的高效存算架构基于全流水的并行运算簇设计了运算阵列,并且设计与之匹配的数据缓存和高带宽供数通道,以较低的硬件复杂度,实现了CNN网络密集卷积算法的高性能运算,具有良好的应用前景。

    一种多通道无冲突拆分的硬件实现方法及运行该方法的计算机设备与可读存储介质

    公开(公告)号:CN111045965A

    公开(公告)日:2020-04-21

    申请号:CN201911025671.2

    申请日:2019-10-25

    Applicant: 南京大学

    Abstract: 本发明涉及一种多通道无冲突拆分的硬件实现方法及运行该方法的计算机设备与可读存储介质,该方法基于DMA接口单元、控制单元、数据存储单元、无冲突访存单元和数据重组单元实现。DMA接口单元用于DDR和SRAM之间的数据交互;控制单元用于根据配置信息选择数据存储单元划分模式和无冲突访存单元访存模式;数据存储单元用于存储源数据和结果数据;无冲突访存单元通过地址映射将按采样点输入的源数据按通道存入数据存储单元;数据重组单元用于根据配置信息重组结果数据,送至DMA接口单元进行结果输出。本发明对采样点数、通道数没有限制,适用于数字信号处理和人工智能场景,具有高通用性、高并行路数、高存储资源利用率和低控制复杂度的特点。

    一种可配置自适应负载平衡系统及方法

    公开(公告)号:CN106803816B

    公开(公告)日:2020-04-07

    申请号:CN201710190941.X

    申请日:2017-03-27

    Applicant: 南京大学

    Abstract: 本发明涉及一种可配置自适应负载平衡系统,与多核处理器通信连接,接收多核处理器发送的配置包与门铃信息,配置包解析模块,根据所述配置包解析出合并模式选择信息、光纤波束数、处理簇数以及模块参数,调配系统各内部模块协同工作;若干通用数据发送模块,根据所述合并模式选择信息、光纤波束数和模块参数,并输出各种组合情形下的帧数据与选通信号;忙闲表管理模块,根据所述处理簇数创建忙闲表,并从忙闲表中读出与处理簇数对应的帧数据与ID号,并将所述帧数据与ID号输出;Srio组包模块,根据所述ID号组成Srio包,并根据忙闲表进行帧数据发送。有益效果为:节省了芯片的面积,并且满足系统实时性的要求。

    一种面向低位宽卷积神经网络的可重构激活量化池化系统

    公开(公告)号:CN109389212A

    公开(公告)日:2019-02-26

    申请号:CN201811646433.9

    申请日:2018-12-30

    Applicant: 南京大学

    Abstract: 本发明的面向低位宽卷积神经网络的可重构激活量化池化系统包括:若干个可重构激活量化池化处理单元,用于执行激活、量化、池化操作,并且执行工作模式激活-量化工作模式或激活-量化-池化工作模式的可重构操作;存储单元控制器,用于控制不同配置下可重构激活量化池化单元和存储单元的数据传输;存储单元,用于暂存池化操作中所需的卷积层结果数据。软件优化设计通过将低位宽卷积神经网络的激活、量化等若干步骤简化为一个步骤,可减少冗余计算且不改变原始功能。有益效果:通过将激活、量化、池化三个步骤以可重构的方式映射在同一硬件单元上,减少了硬件资源面积;采用软硬件协同优化的方法,具有面积小、功耗低、灵活性高的特点。

    矢量运算硬件加速器多核级联的周期精确模型

    公开(公告)号:CN108804380A

    公开(公告)日:2018-11-13

    申请号:CN201810489109.4

    申请日:2018-05-21

    Applicant: 南京大学

    CPC classification number: G06F15/7846 G06F13/30 G06F15/7867

    Abstract: 本发明提供了矢量运算硬件加速器多核级联的周期精确仿真模型,基于SystemC周期精确模型,包括:控制模块,产生配置参数并输出;传输模块,接收配置参数,根据配置参数完成专用处理器核外部的数据与地址传输、专用处理器核内部的数据与地址传输以及级联模式下多个专用处理器核之间的数据与地址传输;运算模块,接收配置参数,根据配置参数选定相应的基础运算单元,并将运算单元搭建成由配置参数决定的算法运算模块后,进行运算。存储模块,接收配置参数,根据配置参数存储运算模块运算时所需的数据以及运算模块运算时产生的中间结果和最终结果。有益效果:实现了矢量运算硬件加速器多核级联的系统仿真,可支持更大运算规模的算法,仿真速度快。

    用于BNN硬件加速器的双向并行处理卷积加速系统

    公开(公告)号:CN108665063A

    公开(公告)日:2018-10-16

    申请号:CN201810480881.X

    申请日:2018-05-18

    Applicant: 南京大学

    Abstract: 本发明提供了一种用于BNN硬件加速器的双向数据级并行处理卷积加速系统包括:存储单元,用于存储输入的激励数据、卷积核参数以及该层卷积运算结束后的结果;运算控制器,控制各个卷积层之间数据的传递、激励的输入与读取卷积核参数的读取、参数运算以及计算结果的存储;卷积运算模块,根据所述控制器指令,读取缓冲单元里的数据和参数,完成卷积操作;数据搬运模块,根据运算控制器的配置信息,将所有参数与激励数据从片外DDR搬运至片上存储器。通过增加运算资源和数据存储资源的开销,大大提高了运算吞吐率。

Patent Agency Ranking