-
公开(公告)号：CN104424097A
公开(公告)日：2015-03-18
申请号：CN201310379397.5
申请日：2013-08-27
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
Abstract: 本发明公开了一种程序日志检测方法及装置，包括：获取程序中需要检测的待测日志输出语句所在程序点、以及期望涵盖的程序语句；判断期望涵盖的程序语句中每个被执行定值操作的变量是否均满足第一条件且满足第二条件，第一条件为该变量被执行定值操作后确定的定值可到达至少一条待测日志输出语句所在程序点，该程序点为可达程序点，第二条件为该变量在至少一个可达程序点处的待测日志输出程序语句中被引用；如果是，确定待测日志输出语句有效，否则，确定待测日志输出语句失效，实现了对程序中的日志输出语句检测的目的。本发明还公开了一种程序日志推荐方法及装置，实现了辅助用户为缺少或者无日志输出语句的程序推荐有效新日志输出语句的目的。
-
公开(公告)号：CN104376366A
公开(公告)日：2015-02-25
申请号：CN201310354026.1
申请日：2013-08-14
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
Abstract: 本发明实施例提供一种最优网络最大流算法的选择方法和设备。涉及网络最大流领域，能够根据不同的网络流图确定最优的网络最大流算法。该方法包括：算法选择设备获取网络流图，并根据该网络流图得到第一残量网络；获取操作算法集合，其中，该操作算法集合包括至少两个算法，在该第一残量网络中通过该至少两个算法并行进行预流推进，得到第二残量网络，并在该第二残量网络中确定该至少两个算法对应的关键边的数量，确定该关键边的数量的最大值对应的算法为该网络流图的最优网络最大流算法。本发明实施例用于网络最大流算法的选择。
-
公开(公告)号：CN103970719A
公开(公告)日：2014-08-06
申请号：CN201310036087.3
申请日：2013-01-30
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F17/15
Abstract: 本发明实施例提供一种拟合方法及拟合装置，涉及计算机领域，能够提高拟合灵活性和拟合精度。该方法包括：根据预设数据特性将待拟合数据集中的数据分成n组待拟合数据，n≥2；对n组待拟合数据中满足预设拟合条件的待拟合数据进行拟合得到k个拟合函数，1≤k≤n；获取最终拟合函数，所述最终拟合函数为所述k个拟合函数的乘积。本发明实施例提供的一种拟合方法及拟合系统用于拟合。
-
公开(公告)号：CN101710305B
公开(公告)日：2012-04-18
申请号：CN200910242657.8
申请日：2009-12-14
Applicant: 中国科学院计算技术研究所
IPC: G06F11/36
Abstract: 本发明涉及一种计算机软件白盒测试的实现方法及系统。该实现方法包括：步骤1，求解判定布尔表达式中各个条件的独立对；步骤2，基于各个条件对应的独立对求解判定最小独立对集合，求解判定出的最小独立对集合构成参考用例集合；步骤3，选择参考用例集合中一个最小独立对集合，并生成与该最小独立对集合对应的测试用例集合，该测试用例集合即为最小测试集；步骤4，用最小测试集对源程序进行修正条件/判定覆盖测试。本发明可以减少修正条件/判定覆盖(MC/DC)测试的成本，避免了生成大量的测试用例以及对测试用例进行精简的过程。
-
公开(公告)号：CN101216774A
公开(公告)日：2008-07-09
申请号：CN200810055607.4
申请日：2008-01-03
Applicant: 中国科学院计算技术研究所
IPC: G06F9/45
Abstract: 本发明公开了一种使用空闲寄存器类作为快速溢出空间的优化方法。该方法包括下列步骤：计算活跃区间的溢出代价并采用插桩工具以及静态分析汇编代码相结合的方式对应用程序中的溢出代价进行评估；在原有寄存器分配中，为每个应用程序确定合适的访存延迟值；使用静态分析的结果以及新的访存延迟建立代价模型，计算使用空闲寄存器作为快速溢出空间可能带来的收益和代价，并根据计算结果选择是否使用一种使用空闲寄存器类作为快速溢出空间的优化方法。其能够有效缓解溢出带来的负面效应，并且弥补了软件溢出优化方法中访存压力无法有效改善的不足。
-
Patent Agency Ranking
公开(公告)号：CN100390755C
公开(公告)日：2008-05-28
申请号：CN200310101067.6
申请日：2003-10-14
Applicant: 中国科学院计算技术研究所
Abstract: 一种含有显式高速缓冲存储器的计算机微体系结构，包括内存、cache、寄存器和运算部件，还包括位于CPU芯片内的Ecache，所述Ecache与内存统一编码。本发明的Ecache位于CPU芯片内，因此可保证硬件实现对Ecache的快速访问；Ecache与内存统一编址，且从小地址开始，因此在所有访存指令中，访问Ecache的地址显式出现(可见)，硬件易于识别与实现。设计的几组指令，支持编译器和运行程序对Ecache的显式使用和动态管理。这些指令与Ecache是不可分的整体。
-
公开(公告)号：CN100359470C
公开(公告)日：2008-01-02
申请号：CN200410009287.0
申请日：2004-06-30
Applicant: 中国科学院计算技术研究所
IPC: G06F9/45
Abstract: 本发明公开了动静结合二进制翻译中静态信息不完备的处理方法及装置，通过预留必要的入口，由动态翻译执行器进行即时翻译，并通过和预留入口相链接的方式发挥系统的性能。增加设置入口和采用即时翻译，克服现有技术动态执行中长时间无法返回静态所生成的本地码的问题，以及动态是单纯采用解释执行效率低的问题，提高代码质量和系统整体性能。
-
公开(公告)号：CN100345117C
公开(公告)日：2007-10-24
申请号：CN200410074532.6
申请日：2004-09-07
Applicant: 中国科学院计算技术研究所
IPC: G06F9/45
Abstract: 本发明公开了一种二进制翻译中对X86中浮点运算的处理方法，包括以下步骤：在运行时环境中设置一个浮点栈，用于仿真X86中的物理浮点栈；通过浮点寄存器映射的处理和归一方法依次对源二进制程序中的每个基本块进行处理。本发明通过用目标机器的寄存器来映射X86的源寄存器，保证了X86的浮点运算在目标机器上也是由寄存器来实现，确保运算的效率；采用归一的方法，确保每个基本块的入口满足每次top的值相同的假设，从本质上来讲，将Intel的运行过程中对投机假设的判别，用归一的方法进行了保证。本发明使得基本块不需要每次都去判别是否投机假设成立，省去了这一部分开销，提高了系统翻译效率，从而提高了系统性能。
-
公开(公告)号：CN1332308C
公开(公告)日：2007-08-15
申请号：CN200410069182.4
申请日：2004-09-10
Applicant: 中国科学院计算技术研究所
IPC: G06F9/45
Abstract: 本发明涉及一种动态二进制翻译中的翻译方法，包括以下步骤：统计寻找翻译代码中频繁出现并影响翻译质量的翻译代码片断；找出上述代码片断中的指令模式；确定指令模式的翻译对应关系；扫描待翻译的基本块，寻找所述指令模式，找到，匹配成功，给所述指令模式做标记，否则，匹配未成功，结束扫描；翻译基本块，翻译时遇到标记的指令时，按照所述指令模式的翻译对应关系翻译，否则，按照常规翻译。本发明通过指令模式匹配来翻译基本块，降低代码重复优化导致的系统开销，提高翻译质量和效果，从而提高了动态二进制翻译的性能。
-
公开(公告)号：CN1892602A
公开(公告)日：2007-01-10
申请号：CN200510080339.8
申请日：2005-07-01
Applicant: 中国科学院计算技术研究所
IPC: G06F9/45
Abstract: 本发明公开了一种二进制翻译中库函数调用的处理方法，尽可能地对源X86二进制程序中的库函数调用进行识别和提升；对于可包装库函数，用目标机本地的约定进行传参和返回值处理，这样省去了对X86参数压栈和从堆栈中取返回值的模拟，避免了频繁的内存操作，使用本地的库函数，也不会因为翻译PLT、fixup函数、库函数的源二进制代码造成代码膨胀导致的性能损失，提高了程序执行的效率；对于PLT短路库函数，虽然继续维护X86模拟堆栈，但是控制流不进入PLT和动态链接器的fixup函数，即不翻译PLT和动态链接器的fixup函数的源二进制代码，避免了因为翻译PLT、fixup函数造成代码膨胀导致的性能损失，控制流直接进入库函数的本地码，也能够较好地提高程序执行的效率。
-
-
-
-
-
-
-
-
-
Search Results
113
records
(took 0.046 seconds)
