-
公开(公告)号：CN104104361A
公开(公告)日：2014-10-15
申请号：CN201310190891.7
申请日：2013-04-08
Applicant: 飞思卡尔半导体公司
CPC classification number: H03K3/3565
Abstract: 本发明涉及比较器和时钟信号生成电路。用于时钟信号生成电路的比较器具有耦合到比较器输入信号的第一和第二输入晶体管。第一和第二滞后晶体管耦合在输入晶体管和比较器的输出级之间，并应用滞后到输入信号的比较。第一和第二滞后控制晶体管耦合在输入晶体管和滞后晶体管之间以在滞后使能信号的控制下隔离滞后晶体管与输入晶体管。
Search Results
1
records
(took 0.023 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
