公开(公告)号：CN101052955A

公开(公告)日：2007-10-10

申请号：CN200480044337.7

申请日：2004-09-10

Applicant: 飞思卡尔半导体公司

Inventor： 科斯坦廷·戈丁 ,  摩西·安舍尔 ,  雅各布·埃弗拉特 ,  伊塔伊·佩莱德 ,  罗伊文·巴达什 ,  阿舍·巴斯塔克 ,  德维尔·鲁内·皮莱格 ,  齐夫·扎姆斯基

IPC: G06F13/40

CPC classification number: G06F13/4013 ,  G06F13/4018

Abstract: 一种用于总线匹配的装置和方法。存储顺序模式存储顺序模式装置包括：接口总线，其特征由接口总线宽度描述；主设备，其连接到接口总线，同时主设备包括主设备接口；多个从设备，每个从设备连接到接口总线，并且包括从设备接口；其中至少一个从设备接口并行连接到多个接口总线部分；和控制逻辑，其连接到接口总线和主设备，该控制逻辑适于提供代表接口总线上的数据传输的控制信号；其中，响应多个从设备针对接口总线的连接性设置该控制逻辑；其中所述连接性响应数据传输特性，并且响应接口总线的宽度同每个设备接口的宽度之间的关系。