-
公开(公告)号：CN101567699B
公开(公告)日：2013-10-30
申请号：CN200910147019.8
申请日：2004-04-19
Applicant: 索尼株式会社
IPC: H03M13/11
Abstract: 提供一种用于实现LDPC码解码的解码装置、解码方法和解码程序，其能够限制电路尺寸、将操作频率限制到足够可行的范围内、并容易地控制存储器访问。LDPC码的校验矩阵由P×P单位矩阵、一个或更多1变为0的单位矩阵、它们的循环移位、它们的和、以及P×P的0矩阵的组合组成。在可变节点计算部件(319)同时进行P个可变节点计算的同时，校验节点计算部件(313)同时进行P个校验节点计算。
-
公开(公告)号：CN1701515A
公开(公告)日：2005-11-23
申请号：CN200480000738.2
申请日：2004-04-19
Applicant: 索尼株式会社
CPC classification number: H03M13/616 , H03M13/1134 , H03M13/116 , H03M13/1168 , H03M13/1185 , H03M13/1188 , H03M13/6566 , H03M13/6577
Abstract: 本发明涉及一种能将操作频率抑制在足以实现的范围内、并在抑制电路大小的同时容易地执行存储器存取控制的解码方法、解码装置和程序。利用对LDPC(低密度奇偶校验)码的校验矩阵元素执行行置换和列置换中的一种或两种所获得的变换校验矩阵来解码LDPC码。在这种情况下，变换校验矩阵可以表示为多个构成矩阵的组合，例如，该构成矩阵是P×P单位矩阵、其中单位矩阵的一个或多个元素1变成0的准单位矩阵、其中单位矩阵或准单位矩阵被循环移位的移位矩阵、作为至少两个单位矩阵、准单位矩阵和移位矩阵的和的和矩阵、以及P×P的0矩阵。校验节点计算部件(302)同时执行p个校验节点计算。可变节点计算部件(304)同时执行p个可变节点计算。
-
公开(公告)号：CN1698271A
公开(公告)日：2005-11-16
申请号：CN200480000601.7
申请日：2004-04-19
Applicant: 索尼株式会社
Abstract: 提供一种用于实现LDPC码解码的解码装置、解码方法和解码程序，其能够限制电路尺寸、将操作频率限制到足够可行的范围内、并容易地控制存储器访问。LDPC码的校验矩阵由p×p单位矩阵、一个或更多1变为0的单位矩阵、它们的循环移位、它们的和、以及p×p的0矩阵的组合组成。在可变节点计算部件(319)同时进行P个可变节点计算的同时，校验节点计算部件(313)同时进行P个校验节点计算。
-
公开(公告)号：CN100521553C
公开(公告)日：2009-07-29
申请号：CN200480000601.7
申请日：2004-04-19
Applicant: 索尼株式会社
Abstract: 提供一种用于实现LDPC码解码的解码装置、解码方法，其能够限制电路尺寸、将操作频率限制到足够可行的范围内、并容易地控制存储器访问。LDPC码的校验矩阵由p×p单位矩阵、一个或更多1变为0的单位矩阵、它们的循环移位、它们的和、以及p×p的0矩阵的组合组成。在可变节点计算部件(319)同时进行P个可变节点计算的同时，校验节点计算部件(313)同时进行P个校验节点计算。
-
公开(公告)号：CN100472971C
公开(公告)日：2009-03-25
申请号：CN200480000738.2
申请日：2004-04-19
Applicant: 索尼株式会社
CPC classification number: H03M13/616 , H03M13/1134 , H03M13/116 , H03M13/1168 , H03M13/1185 , H03M13/1188 , H03M13/6566 , H03M13/6577
Abstract: 本发明涉及一种能将操作频率抑制在足以实现的范围内、并在抑制电路大小的同时容易地执行存储器存取控制的解码方法、解码装置和程序。利用对LDPC(低密度奇偶校验)码的校验矩阵元素执行行置换和列置换中的一种或两种所获得的变换校验矩阵来解码LDPC码。在这种情况下，变换校验矩阵可以表示为多个构成矩阵的组合，例如，该构成矩阵是P×P单位矩阵、其中单位矩阵的一个或多个元素1变成0的准单位矩阵、其中单位矩阵或准单位矩阵被循环移位的移位矩阵、作为至少两个单位矩阵、准单位矩阵和移位矩阵的和的和矩阵、以及P×P的0矩阵。校验节点计算部件(302)同时执行p个校验节点计算。可变节点计算部件(304)同时执行p个可变节点计算。
-
Patent Agency Ranking
公开(公告)号：CN1701517A
公开(公告)日：2005-11-23
申请号：CN200480001155.1
申请日：2004-07-05
Applicant: 索尼株式会社
CPC classification number: G11B20/1426 , G11B20/10009 , G11B20/18 , G11B2020/1453 , H03M13/2957 , H03M13/3905 , H03M13/41 , H03M13/6343
Abstract: 提供一种译码设备和方法、程序记录媒体和程序，其能够改善调制码的译码性能，该调制码已经根据可变长度表编码。17PP－SISO译码部分(181)根据17PP编码表(201)和由路径表示的格形表示，使用Viterbi译码算法和BCJR译码算法，该路径1对1地对应于整个编码过程的每个状态转换，从而对来自PR－SISO译码部分(81)的信号SISO译码，并且通过解交织器(83)将SISO译码的信号提供给turbo译码部分(84)。turbo译码部分(84)对来自17PP－SISO译码部分(181)的输出执行turbo译码处理。本发明可应用于记录/重现装置，用于向/从如高密度光盘的记录介质上记录和重现信号。
-
公开(公告)号：CN1692557A
公开(公告)日：2005-11-02
申请号：CN200380100174.5
申请日：2003-10-08
Applicant: 索尼株式会社
CPC classification number: H04L1/006 , H03M13/25 , H03M13/258 , H03M13/27 , H03M13/29 , H03M13/2972 , H04L1/0055 , H04L1/0065 , H04L1/0071
Abstract: 本发明可应用于有关串行连接编码和串行连接编码调制的处理。在作为内部编码的第二编码过程(107)中，输出脉冲响应有限的未通过编码或通过编码获得的序列和输出脉冲响应无限的通过编码获得的序列。在第二编码处理(107)之前的再排列(106)中，使这种序列不相混合。
-
公开(公告)号：CN101499992B
公开(公告)日：2012-12-26
申请号：CN200910005819.6
申请日：2009-02-01
Applicant: 索尼株式会社
CPC classification number: H04L27/3827 , H04L1/0054 , H04L1/208 , H04L7/042
Abstract: 本发明涉及解码设备和方法、接收设备和方法以及程序。在此公开了一种对通过解调从载波的数字调制产生的正交调制信号而获得的解调数据进行解调并检测同步的解码设备，该解码设备包括：解码器，被配置为对作为通过解调正交调制信号获得的并且由同相轴数据和正交轴数据组成的解调数据的第一解调数据进行解码，并且对通过交换第一解调数据的同相轴数据和正交轴数据而获得的第二解调数据进行解码；以及同步检测器，被配置为从通过解码第一解调数据获得的第一解码数据检测预定信息符号序列之间的边界，并且从通过解码第二解调数据获得的第二解码数据检测边界，该同步检测器基于对边界的检测结果选择并输出第一解码数据和第二解码数据之一。
-
公开(公告)号：CN101197658B
公开(公告)日：2012-04-18
申请号：CN200710197167.1
申请日：2007-12-10
Applicant: 索尼株式会社
IPC: H04L7/02
CPC classification number: H04L27/38 , H04L27/0014 , H04L2027/003 , H04L2027/0055 , H04L2027/0069 , H04L2027/0081 , H04L2027/0095
Abstract: 公开了一种接收作为载波的数字调制结果的调制信号的接收设备。该设备包括：解调部分，其将调制信号解调为包括I分量和Q分量的解调信号；数控振荡部分，其生成预定相位的信号；相位误差检测部分，其检测在解调信号的码元的相位和由数控振荡部分生成的信号的预定相位之间的相位误差；相位旋转部分，其根据相位误差旋转解调信号的码元的相位；环路滤波器，其滤波相位误差，并控制数控振荡部分；以及增益控制部分，其基于调制信号的调制技术，控制环路滤波器的增益。
-
公开(公告)号：CN101207821B
公开(公告)日：2011-04-06
申请号：CN200710199854.7
申请日：2007-12-14
Applicant: 索尼株式会社
Inventor： 饭田康博
IPC: H04N21/434 , H04N21/2365
CPC classification number: H04N21/23406 , H04N21/2365 , H04N21/4305 , H04N21/434 , H04N21/4347 , H04N21/44004
Abstract: 公开了信息处理设备，其处理包括具有多个时隙的帧的复用的流，该复用的流是通过复用包括描述时间的时间信息的多个流获得的。该设备包括：提取装置，用于从复用的流的帧中提取预定的一个或多个时隙；存储装置，用于储存时隙的数据；以及分频装置，用于通过以第一时钟信号的分频比N∶M分频第一时钟信号来产生第二时钟信号，该分频比基于与复用的流中的一帧的时间对应的时钟数N和用于在一帧的时间中从存储装置读取从一帧提取的时隙的数据的时钟数M。与第二时钟信号同步地读取存储在存储装置中的时隙的数据。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.029 seconds)
