半导体存储器装置及其字线升压方法

    公开(公告)号:CN1124612C

    公开(公告)日:2003-10-15

    申请号:CN96190754.1

    申请日:1996-07-19

    CPC classification number: G11C8/14 G11C8/08

    Abstract: 一种半导体存储器装置,在每个把存储单元阵列块分割成多个的块中,对留在块内的长度的字线进行升压。在多列的一对位线(BL,/BL)和多行的字线(WL)的各个交叉部上,具有连接在一对位线和字线上的多个存储单元(10)。具有把该存储单元的配置区域进行块分割而形成的多个存储单元阵列块(120)。为了使多个存储单元阵列块内的全部字线(WL)升压,具有所共用的第一被升压线(VLINE1)。由连接在第一被升压线上的升压用电容器(C1)和对该升压用电容器进行预充电的开关晶体管(T7)构成升压电路(30)。具有升压控制电路(40),给升压电路输出导通驱动晶体管(T7)而对升压用电容器进行预充电的预充电控制信号(Φ2)和使升压用电容器的负极端的电位变化的升压驱动信号(Φ1)。在各个存储单元阵列块上设有第二被升压线(VLINE2)。由块选择电路(90)选择一个存储单元阵列块使由行选择电路(60,100)所选择的一条字线经过第二被升压线进行升压。

    半导体存储器装置及其字线升压方法

    公开(公告)号:CN1158178A

    公开(公告)日:1997-08-27

    申请号:CN96190754.1

    申请日:1996-07-19

    CPC classification number: G11C8/14 G11C8/08

    Abstract: 一种半导体存储器装置,在每个把存储单元阵列块分割成多个的块中,对留在块内的长度的字线进行升压。在多列的一对位线(BL,/BL)和多行的字线(WL)的各个交叉部上,具有连接在一对位线和字线上的多个存储单元(10)。具有把该存储单元的配置区域进行块分割而形成的多个存储单元阵列块(120)。为了使多个存储单元阵列块内的全部字线(WL)升压,具有所共用的第一被升压线(VLINE1)。由连接在第一被升压线上的升压用电容器(C1)和对该升压用电容器进行预充电的开关晶体管(T7)构成升压电路(30)。具有升压控制电路(40),给升压电路输出导通驱动晶体管(T7)而对升压用电容器进行预充电的预充电控制信号(Φ2)和使升压用电容器的负极端的电位变化的升压驱动信号(Φ1)。在各个存储单元阵列块上设有第二被升压线(VLINE2)。由块选择电路(90)选择一个存储单元阵列块,使由行选择电路(60,100)所选择的一条字线经过第二被升压线进行升压。

Patent Agency Ranking