-
公开(公告)号：CN102495356A
公开(公告)日：2012-06-13
申请号：CN201110388659.5
申请日：2011-11-30
Applicant: 福州大学
IPC: G01R31/3183
Abstract: 本发明涉及扫描链复位信号处理技术领域，特别是一种扫描链异步复位寄存器复位端口处理方法，包括异步复位且复位信号由组合逻辑电路产生的寄存器组，其特征在于：在各寄存器与相对应的组合逻辑电路之间设置一或门，所述或门的一输入端与所述组合逻辑电路相连接，另一输入端输入一模式选择信号，所述或门的输出端接至所述寄存器的复位端。该方法不仅可减少内部导线，对后端布线有利，且无需额外增加测试复位端口，可减小芯片面积。
-
公开(公告)号：CN104980129B
公开(公告)日：2018-04-13
申请号：CN201510410407.6
申请日：2015-07-14
Applicant: 福州大学
IPC: H03K3/02
Abstract: 本发明涉及一种基于惠普忆阻器的扫描触发器电路及其设计方法。该扫描触发器电路，包括主从触发器、二选一数据选择器、存储控制模块、回传控制模块和忆阻器；所述主从触发器分别与所述二选一数据选择器、存储控制模块、回传控制模块连接，所述存储控制模块和回传控制模块还连接至所述忆阻器；所述存储控制模块用于控制所述主从触发器的数据传输至忆阻器；所述回传控制模块用于控制所述忆阻器中的数据回传至所述主从触发器。本发明实现了在整个触发器被断电之前，通过存储控制模块，把主从触发器中保持的数据存储到忆阻器中；当触发器被重新上电，忆阻器说保存的数据可以通过回传控制电路回传至主从触发器中。
-
公开(公告)号：CN104980129A
公开(公告)日：2015-10-14
申请号：CN201510410407.6
申请日：2015-07-14
Applicant: 福州大学
IPC: H03K3/02
Abstract: 本发明涉及一种基于惠普忆阻器的扫描触发器电路及其设计方法。该扫描触发器电路，包括主从触发器、二选一数据选择器、存储控制模块、回传控制模块和忆阻器；所述主从触发器分别与所述二选一数据选择器、存储控制模块、回传控制模块连接，所述存储控制模块和回传控制模块还连接至所述忆阻器；所述存储控制模块用于控制所述主从触发器的数据传输至忆阻器；所述回传控制模块用于控制所述忆阻器中的数据回传至所述主从触发器。本发明实现了在整个触发器被断电之前，通过存储控制模块，把主从触发器中保持的数据存储到忆阻器中；当触发器被重新上电，忆阻器说保存的数据可以通过回传控制电路回传至主从触发器中。
-
公开(公告)号：CN103929296A
公开(公告)日：2014-07-16
申请号：CN201410160677.1
申请日：2014-04-22
Applicant: 福州大学
IPC: H04L9/06
Abstract: 本发明涉及一种基于ROM型专用密钥的3DES加密方法及其集成电路。所述方法：首先提供一3DES芯片，在芯片内部ROM模块中存放若干组密钥；其次，对所述ROM模块的地址线进行配置；再而，根据上述ROM模块的地址线的配置结果，读取ROM模块中相应存储单元的密钥，并对该密钥进行3DES加密算法，完成3DES加密。本发明的方法及集成电路，可以实现一款芯片量产，能把该款加密芯片销售给不同的客户，并且部分客户的密钥是定制的，独一无二的且不被别的客户所知道，以上措施可以较明显提高芯片销售灵活性和降低了芯片设计成本。
-
-
Patent Agency Ranking
-
公开(公告)号：CN102495356B
公开(公告)日：2014-11-05
申请号：CN201110388659.5
申请日：2011-11-30
Applicant: 福州大学
IPC: G01R31/3183
Abstract: 本发明涉及扫描链复位信号处理技术领域，特别是一种扫描链异步复位寄存器复位端口处理方法，包括异步复位且复位信号由组合逻辑电路产生的寄存器组，其特征在于：在各寄存器与相对应的组合逻辑电路之间设置一或门，所述或门的一输入端与所述组合逻辑电路相连接，另一输入端输入一模式选择信号，所述或门的输出端接至所述寄存器的复位端。该方法不仅可减少内部导线，对后端布线有利，且无需额外增加测试复位端口，可减小芯片面积。
-
公开(公告)号：CN204707104U
公开(公告)日：2015-10-14
申请号：CN201520505946.3
申请日：2015-07-14
Applicant: 福州大学
IPC: H03K3/02
Abstract: 本实用新型涉及一种基于惠普忆阻器的扫描触发器电路。包括主从触发器及与该主从触发器连接的二选一数据选择器、存储控制模块、回传控制模块，还包括一忆阻器，该忆阻器与所述存储控制模块和回传控制模块连接；所述存储控制模块用于控制所述主从触发器的数据传输至忆阻器；所述回传控制模块用于控制所述忆阻器中的数据回传至所述主从触发器。本实用新型结合忆阻器与主从触发器，实现了能够支持断电工作的扫描触发器。
-
公开(公告)号：CN203800948U
公开(公告)日：2014-08-27
申请号：CN201420195217.8
申请日：2014-04-22
Applicant: 福州大学
IPC: H04L9/06
Abstract: 本实用新型涉及一种基于ROM型专用密钥的3DES加密集成电路，包括一3DES芯片，所述3DES芯片包括一存放若干组密钥的ROM模块及用于对所述ROM模块的地址线进行配置的译码电路和用于实现密钥3DES加密的3DES加密算法电路模块，所述ROM模块的地址线输入端连接至译码电路的输出端，所述ROM模块的输出端连接至3DES加密算法电路模块，所述译码电路的输出端还连接至3DES加密算法电路模块；所述译码电路采用的译码器是根据所述ROM模块的地址线数量来选取的。本实用新型集成电路结构简单，易于实现，该集成电路能够较明显提高芯片销售灵活性，并降低了芯片设计成本。
-
公开(公告)号：CN202383253U
公开(公告)日：2012-08-15
申请号：CN201120486774.1
申请日：2011-11-30
Applicant: 福州大学
IPC: G01R31/3183
Abstract: 本实用新型涉及扫描链复位信号处理技术领域，特别是一种扫描链异步复位寄存器复位端口处理电路，包括异步复位且复位信号由组合逻辑电路产生的寄存器组，其特征在于：在各寄存器与相对应的组合逻辑电路之间设置有一或门，所述或门的一输入端与所述组合逻辑电路相连接，另一输入端输入一模式选择信号，所述或门的输出端与所述寄存器的复位端相连接。该处理电路不仅可减少内部导线，对后端布线有利，且无需额外增加测试复位端口，可减小芯片面积。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.023 seconds)
