-
公开(公告)号：CN106656426A
公开(公告)日：2017-05-10
申请号：CN201710054593.3
申请日：2017-01-22
Applicant: 福州大学
Abstract: 本发明涉及一种具有信息传输权重的通信方法，将多组待调制发射的串行数据码流按照权重系数分配调制域；其次将串行数据码流按对应调制域进行处理后形成合成数据流；然后将合成数据流进行调制发射，最后通过两种不同方法从信道中接收还原出合并数据码流。本发明在有限信道资源下，可以使信息权重更高的数据码流能够占据更宽调制域，从使其具有更优的信噪比。
-
公开(公告)号：CN110365989B
公开(公告)日：2022-11-15
申请号：CN201910633187.1
申请日：2019-07-15
Applicant: 福州大学
IPC: H04N19/533 , H04N19/56 , H04N19/513 , H04N19/176 , H04N19/70
Abstract: 本发明涉及一种面向硬件实现的视频编码帧间整像素搜索方法，包括以下步骤：步骤S1：以CTU为对象利用AMVP技术获取MVP，根据MVP值确定整块CTU的搜索起始点和搜索框；步骤S2:采用螺旋式搜索方式，由中心向四周螺旋延伸的顺序遍历整个搜索框；步骤S3:计算并更新所有PU块的最佳MV和相应代价；步骤S4:利用提前中止策略，在搜索到满足预设条件时中止螺旋搜索，完成搜索。本发明按固定的螺旋搜索顺序进行运动估计，实现每步搜索硬件上参考像素数据只更新一行或者一列，加快硬件读取数据的过程，更适用于硬件实现。
-
公开(公告)号：CN110365989A
公开(公告)日：2019-10-22
申请号：CN201910633187.1
申请日：2019-07-15
Applicant: 福州大学
IPC: H04N19/533 , H04N19/56 , H04N19/513 , H04N19/176 , H04N19/70
Abstract: 本发明涉及一种面向硬件实现的视频编码帧间整像素搜索方法，包括以下步骤：步骤S1：以CTU为对象利用AMVP技术获取MVP，根据MVP值确定整块CTU的搜索起始点和搜索框；步骤S2:采用螺旋式搜索方式，由中心向四周螺旋延伸的顺序遍历整个搜索框；步骤S3:计算并更新所有PU块的最佳MV和相应代价；步骤S4:利用提前中止策略，在搜索到满足预设条件时中止螺旋搜索，完成搜索。本发明按固定的螺旋搜索顺序进行运动估计，实现每步搜索硬件上参考像素数据只更新一行或者一列，加快硬件读取数据的过程，更适用于硬件实现。
-
公开(公告)号：CN104767514A
公开(公告)日：2015-07-08
申请号：CN201510111859.4
申请日：2015-03-16
Applicant: 福州大学
Inventor： 施隆照
IPC: H03K19/00 , H03K19/0175
Abstract: 本发明涉及集成电路技术领域，特别是一种集成电路引脚多状态表示方法，其特征在于：集成电路引脚内设置有不同电位的逻辑电路，通过内置逻辑电路，集成电路一引脚的高电位处理成高、低两种电平作为输出扫描；将集成电路引脚的低电位处理成高、低两种电平作为输入扫描。本发明能实现一个引脚多个状态，以减少芯片的引脚数从而降低芯片的成本。
-
公开(公告)号：CN103830904A
公开(公告)日：2014-06-04
申请号：CN201410087147.9
申请日：2014-03-11
Applicant: 福州大学
Inventor： 施隆照
IPC: A63F13/327
Abstract: 本发明涉及一种实现3D立体仿真游戏的装置，其特征在于：包括3D电视机、两个摄像头、图像处理器、3D眼镜以及游戏道具；所述的摄像头与所述的图像处理器的USB接口连接，用于获取游戏者与所述游戏道具的图像，以分析游戏者及游戏道具的位置、方向等信息；所述的3D电视机输出图像同时输出同步信号，为所述的3D眼镜提供同步信号；所述的游戏道具通过无线通信方式与所述的图像处理器通信，实时发送所述游戏道具的状态信息；所述的图像处理器接收所述游戏者与游戏道具的位置、方向与状态信息并与一3D游戏背景融合成一3D视频信号，提供给所述的3D电视机。本发明能实现3D立体仿真游戏体验，架构简单，让游戏者有身临其境的感觉。
-
Patent Agency Ranking
公开(公告)号：CN108184127B
公开(公告)日：2020-06-12
申请号：CN201810039762.0
申请日：2018-01-13
Applicant: 福州大学
IPC: H04N19/625 , H04N19/42
Abstract: 本发明涉及一种可配置的多尺寸DCT变换硬件复用架构。包括：判决与数据重排模块，根据DCT变换的尺寸对输入复用架构的数据是否需要重新排列进行判决；K层蝶形数据处理模块，对经过判决与数据重排模块处理后的数据进行K层蝶形数据处理；末级向量内积模块，将最后一层蝶形数据处理模块输出的偶数位置数据向量与对应的核心矩阵系数进行相乘，相乘后的结果进行相加，然后输出。本发明用基于FPGA的数字逻辑硬件电路和基于ASIC的数字逻辑硬件电路分别实现，简单、有效、可重配置，可广泛应用于各种视频压缩编码标准中的多尺寸DCT变换。
-
公开(公告)号：CN106788443B
公开(公告)日：2020-05-08
申请号：CN201611053295.4
申请日：2016-11-25
Applicant: 福州大学
IPC: H03M3/00
Abstract: 本发明涉及一种改进型的MASH结构Sigma‑Delta调制器，包括一第一调制器单元模块和由一级以上依次级联的调制器级联单元模块组成的级联模块组；所述第一调制器单元模块与级联模块组相级联；所述第一调制器单元模块由第一调制器和第一加法器组成；所述第一调制器的输出端与级联模块组的输入端连接，所述第一加法器的输入端与所述第一调制器的输出端和级联模块组的输出端电连，所述第一调制器单元模块的输入端为第一调制器的输入端，所述第一调制器单元模块的输出端为第一加法器的输出端。本发明的有益效果在于：结构简单，并且操作更加方便，本发明提供的Sigma‑Delta调制器输出的序列长度与输入值和初始条件无关。
-
公开(公告)号：CN110337001A
公开(公告)日：2019-10-15
申请号：CN201910633194.1
申请日：2019-07-15
Applicant: 福州大学
IPC: H04N19/13 , H04N19/176 , H04N19/70
Abstract: 本发明涉及一种基于HEVC的残差编码吞吐率优化系统，所述系统包括依次连接的数据输入模块、CABAC编码器模块和输出接口模块；所述CABAC编码器模块包括CABAC主控状态机模块、二值化模块、上下文模型模块和BAC编码模块；所述数据输入模块与CABAC主控状态机模块连接；所述CABAC主控状态机模块与上下文模型模块和二值化模块分别连接；所述BAC编码模块与上下文模型模块、二值化模块和输出接口模块分别连接。
-
公开(公告)号：CN106656426B
公开(公告)日：2019-09-13
申请号：CN201710054593.3
申请日：2017-01-22
Applicant: 福州大学
Abstract: 本发明涉及一种具有信息传输权重的通信方法，将多组待调制发射的串行数据码流按照权重系数分配调制域；其次将串行数据码流按对应调制域进行处理后形成合成数据流；然后将合成数据流进行调制发射，最后通过两种不同方法从信道中接收还原出合并数据码流。本发明在有限信道资源下，可以使信息权重更高的数据码流能够占据更宽调制域，从使其具有更优的信噪比。
-
公开(公告)号：CN106160740B
公开(公告)日：2019-03-12
申请号：CN201610594381.X
申请日：2016-07-27
Applicant: 福州大学
IPC: H03L7/10
Abstract: 本发明涉及一种间歇式锁相环频率综合器，包括时钟同步单元、锁相环单元以及模式控制单元；时钟同步单元分别与模式控制单元以及锁相环单元相连；模式控制单元与所相环单元相连；时钟同步单元以及模式控制单元作为输入端，分别接收参考时钟信号以及模式控制信号；模式控制单元接收时钟同步单元发送的同步时钟信号；锁相环单元接收模式控制信号发送的第一复位信号以及第二复位信号，接收时钟同步单元发送的同步时钟信号，并分别发送反馈时钟信号至时钟同步单元以及模式控制单元；锁相环单元作为输出端，输出一高频时钟信号。本发明所提出的一种间歇式锁相环频率综合器，其能够工作在开启时间短于锁相环锁定时间的间歇工作模式。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.018 seconds)
