公开(公告)号：CN112687529A

公开(公告)日：2021-04-20

申请号：CN202011111113.0

申请日：2020-10-16

Applicant: 瑞萨电子株式会社

Inventor： 丸山卓也 ,  丸山隆弘

IPC: H01L21/28 ,  H01L27/11521 ,  H01L27/11568

Abstract: 本公开涉及一种半导体器件的制造方法。该制造方法包括：(a)在半导体衬底上形成用于控制栅极电极的栅极结构；(b)形成电荷存储膜，以便覆盖栅极结构的第一侧表面、第二侧表面和上表面；(c)在电荷存储膜上形成用于存储器栅极电极的第一导电膜；(d)去除电荷存储膜的一部分和导电膜的一部分，使得电荷存储膜和导电膜以此顺序保留在栅极结构的第一侧表面和第二侧表面上；以及(e)去除栅极结构的与第一侧表面和第二侧表面分离的一部分，使得半导体衬底的一部分从栅极结构露出。

公开(公告)号：CN116092934A

公开(公告)日：2023-05-09

申请号：CN202211264715.9

申请日：2022-10-17

Applicant: 瑞萨电子株式会社

Inventor： 丸山隆弘 ,  萩原琢也 ,  丸山卓也

IPC: H01L21/331 ,  H01L21/768 ,  H01L29/739

Abstract: 本公开涉及半导体器件的制造方法。一种半导体器件的制造方法包括：准备具有第一主表面和第二主表面的半导体衬底的步骤、在第一主表面中形成凹陷并且将绝缘膜嵌入在凹陷中的步骤、在绝缘膜上形成多晶硅膜的步骤、在第一主表面上形成层间绝缘膜以覆盖绝缘膜和多晶硅膜的步骤、以及形成第一接触孔和第二接触孔的步骤。半导体衬底具有形成在第一主表面中的第一杂质扩散区域以及与第一杂质扩散区域的部分接触的第二杂质扩散区域，该部分更靠近所述第二主表面。