一种保护电路和集成电路芯片

    公开(公告)号:CN112332392A

    公开(公告)日:2021-02-05

    申请号:CN201910718495.4

    申请日:2019-08-05

    Abstract: 本发明涉及一种保护电路和集成电路芯片,所述电路包括:一级保护电路和二级保护电路,一级保护电路的输入端用于与集成电路的输入端连接,一级保护电路的泄放端用于分别连接集成电路的工作电压端和公共接地电压端,用于将经集成电路的输入端接收到的静电,通过工作电压端或公共接地电压端进行泄放;二级保护电路的输入端用于与连接集成电路中目标区域的衬底,二级保护电路的泄放端用于连接集成电路的输出端,用于将目标区域的静电通过集成电路的输出端进行泄放。本发明通过该保护电路,不仅能够为集成电路外部环境接触的静电提供一个泄放通道,也能够为集成电路内部积累的静电提供一个低阻泄放通道,实现多重保护,大大提高了抗静电能力。

    一种静电保护电路、半导体集成电路装置及电子设备

    公开(公告)号:CN110400799B

    公开(公告)日:2020-12-25

    申请号:CN201910682760.8

    申请日:2019-07-26

    Abstract: 本发明公开了一种静电保护电路,涉及集成电路设计技术领域,该静电保护电路应用于集成电路芯片,所述集成电路芯片中的内部电路分别与焊盘端、内部供电端以及接地端连接,所述静电保护电路包括:第一保护电路,所述第一保护电路的输入端连接于所述内部电路以及所述焊盘端之间,所述第一保护电路的输出端与所述内部供电端连接,其中,所述第一保护电路用于所述集成电路芯片与所述内部供电端之间的静电防护。本发明的有益效果是:避免所述焊盘端与所述内部供电端之间产生的ESD电流对所述内部电路造成破坏,以实现集成电路芯片与所述内部供电端之间的静电防护。本发明还提出了一种半导体集成电路装置以及提出了一种电子设备,具有上述效果。

    一种电源关断单元的摆放方法及装置

    公开(公告)号:CN111104771A

    公开(公告)日:2020-05-05

    申请号:CN201811255021.2

    申请日:2018-10-26

    Abstract: 本发明涉及电子技术领域,尤其涉及一种电源关断单元的摆放方法及装置,包括根据可关断电压区域中各常导通金属线的位置,以及电源关断单元的长度,确定与各常导通金属线对应的可关断电压子区域;针对一个可关断电压子区域,确定所述可关断电压子区域中电源关断单元的摆放规则,以使所述可关断电压子区域中的电源关断单元间隔放置;在所有可关断电压区域中摆放电源关断单元,以使所述可关断电压区域中的电源关断单元间隔放置,用以减少电源关断单元的数目。

    一种静电释放保护电路
    5.
    发明公开

    公开(公告)号:CN114123141A

    公开(公告)日:2022-03-01

    申请号:CN202010905605.0

    申请日:2020-09-01

    Abstract: 本发明实施例提供了一种静电释放保护电路,所述静电释放保护电路包括:第一电源,第二电源,第一静电释放保护器件,第二静电释放保护器件,与第一电源进行电性连接的第一地,与第二电源进行电性连接的第二地;第一电源与第二电源之间相互独立,第一地与第二地之间通过第一静电释放保护器件进行电性连接,第一地与第二电源之间通过第二静电释放保护器件进行电性连接。如此通过添加第一静电释放保护器件以及第二静电释放保护器件来第一地的提高ESD性能,静电释放保护器件按照现有工艺制作,尺寸并未进行调整,仅仅是器件增加对于集成电路面积、成本的增加可以忽略不计,有效节省了集成电路成本。

    一种端口电路
    6.
    发明公开
    一种端口电路 审中-实审

    公开(公告)号:CN110557113A

    公开(公告)日:2019-12-10

    申请号:CN201910754904.6

    申请日:2019-08-15

    Abstract: 本发明涉及一种端口电路,包括多个静电保护电路,多个静电保护电路中至少两个静电保护电路的静电泄放端数量不同,在多个静电保护电路中,目标静电保护电路的电流输入端分别与一个或多个非目标静电保护电路的静电泄放端连接,所述非目标静电保护电路的静电泄放端数量多于所述目标静电保护电路的静电泄放端数量,其中,各所述静电保护电路的实际静电泄放端的数量总和大于各所述静电保护电路的自己的静电泄放端的数量总和。本发明通过将静电泄放端数量少的静电保护电路与静电泄放端数量多的静电保护电路的静电泄放端相连,从而增加了静电泄放端数量,加快了静电泄放速度,有效降低了元器件的损伤,同时操作简便,节约成本。

    一种静电保护电路、半导体集成电路装置及电子设备

    公开(公告)号:CN110400799A

    公开(公告)日:2019-11-01

    申请号:CN201910682760.8

    申请日:2019-07-26

    Abstract: 本发明公开了一种静电保护电路,涉及集成电路设计技术领域,该静电保护电路应用于集成电路芯片,所述集成电路芯片中的内部电路分别与焊盘端、内部供电端以及接地端连接,所述静电保护电路包括:第一保护电路,所述第一保护电路的输入端连接于所述内部电路以及所述焊盘端之间,所述第一保护电路的输出端与所述内部供电端连接,其中,所述第一保护电路用于所述集成电路芯片与所述内部供电端之间的静电防护。本发明的有益效果是:避免所述焊盘端与所述内部供电端之间产生的ESD电流对所述内部电路造成破坏,以实现集成电路芯片与所述内部供电端之间的静电防护。本发明还提出了一种半导体集成电路装置以及提出了一种电子设备,具有上述效果。

    一种芯片电路中设置固定电位单元的方法及装置

    公开(公告)号:CN114548007A

    公开(公告)日:2022-05-27

    申请号:CN202011331351.2

    申请日:2020-11-24

    Abstract: 本申请涉及一种芯片电路中设置固定电位单元的方法及装置,包括:确定芯片电路上冗余单元的冗余单元位置;按照预设的划分策略,根据所述冗余单元位置对所述芯片电路进行区域划分,得到至少两个区域网格;在所述区域网格中确定固定电位单元的设置位置,使得所述固定电位单元与同一区域网格内的冗余单元的距离之和符合预设条件;按照所述设置位置确定所述固定电位单元的输出端与所述冗余单元的输入端之间的布线信息。本申请实施例提供的该方法,可以优化固定电位单元的设置位置,减少布线的长度,进而可以对硬件资源和布线资源的占用,可以使固定电位单元的布置更加合理,并能够有效降低芯片电路的功耗。

    一种电源网络设计方法、装置和存储介质

    公开(公告)号:CN111400975B

    公开(公告)日:2022-03-08

    申请号:CN201910002719.1

    申请日:2019-01-02

    Abstract: 本发明提供一种电源网络设计方法、装置和存储介质,所述方法包括:识别待处理电源域中的各个存储器宏单元的坐标;根据各个存储器宏单元的坐标,确定第一区域的坐标、每个第二区域的坐标和每个第三区域的坐标;根据设计要求确定第一区域的第一金属线排布参数,根据每个第二区域的坐标确定每个第二区域的第二金属线排布参数和以及根据每个第三区域的坐标确定每个第三区域的第三金属线排布参数;根据第一区域的坐标、每个第二区域的坐标和每个第三区域的坐标及相应的第一金属线排布参数、第二金属线排布参数和第三金属线排布参数,对第一区域、每个第二区域和每个第三区域进行电源网络排布。本发明提供的方案能够缩短设计周期、保证芯片供电稳定性。

    一种电源关断单元的摆放方法及装置

    公开(公告)号:CN111104771B

    公开(公告)日:2021-09-21

    申请号:CN201811255021.2

    申请日:2018-10-26

    Abstract: 本发明涉及电子技术领域,尤其涉及一种电源关断单元的摆放方法及装置,包括根据可关断电压区域中各常导通金属线的位置,以及电源关断单元的长度,确定与各常导通金属线对应的可关断电压子区域;针对一个可关断电压子区域,确定所述可关断电压子区域中电源关断单元的摆放规则,以使所述可关断电压子区域中的电源关断单元间隔放置;在所有可关断电压区域中摆放电源关断单元,以使所述可关断电压区域中的电源关断单元间隔放置,用以减少电源关断单元的数目。

Patent Agency Ranking