一种静电释放保护电路
    1.
    发明公开

    公开(公告)号:CN114123141A

    公开(公告)日:2022-03-01

    申请号:CN202010905605.0

    申请日:2020-09-01

    Abstract: 本发明实施例提供了一种静电释放保护电路,所述静电释放保护电路包括:第一电源,第二电源,第一静电释放保护器件,第二静电释放保护器件,与第一电源进行电性连接的第一地,与第二电源进行电性连接的第二地;第一电源与第二电源之间相互独立,第一地与第二地之间通过第一静电释放保护器件进行电性连接,第一地与第二电源之间通过第二静电释放保护器件进行电性连接。如此通过添加第一静电释放保护器件以及第二静电释放保护器件来第一地的提高ESD性能,静电释放保护器件按照现有工艺制作,尺寸并未进行调整,仅仅是器件增加对于集成电路面积、成本的增加可以忽略不计,有效节省了集成电路成本。

    一种电源线结构、功率芯片及供电模块

    公开(公告)号:CN112670280A

    公开(公告)日:2021-04-16

    申请号:CN201910985348.3

    申请日:2019-10-16

    Abstract: 本发明提供了一种电源线结构、功率芯片及供电模块,涉及集成电路领域。包括输入线和输出线,输入线靠近输出线的一端设有第一连接部,输出线靠近输入线的一端设有第二连接部;第一连接部包括依次连接的多个第一子段,每一第一子段在第二方向上的平均宽度,沿第一方向依次减小;第二连接部包括依次连接的多个第二子段,每一第二子段在第二方向上的平均宽度,沿第一方向依次增大。本发明提供的电源线结构在工作时,通过将第一连接部设置为整体宽度逐渐减小,将第二连接部设置为整体宽度逐渐增大,使本发明提供的电源线结构,具有更好的电迁移特性和更均匀的电流下降和上升梯度,最终使得电源线结构具有更佳的电流承载能力。

    一种端口电路
    3.
    发明公开
    一种端口电路 审中-实审

    公开(公告)号:CN110557113A

    公开(公告)日:2019-12-10

    申请号:CN201910754904.6

    申请日:2019-08-15

    Abstract: 本发明涉及一种端口电路,包括多个静电保护电路,多个静电保护电路中至少两个静电保护电路的静电泄放端数量不同,在多个静电保护电路中,目标静电保护电路的电流输入端分别与一个或多个非目标静电保护电路的静电泄放端连接,所述非目标静电保护电路的静电泄放端数量多于所述目标静电保护电路的静电泄放端数量,其中,各所述静电保护电路的实际静电泄放端的数量总和大于各所述静电保护电路的自己的静电泄放端的数量总和。本发明通过将静电泄放端数量少的静电保护电路与静电泄放端数量多的静电保护电路的静电泄放端相连,从而增加了静电泄放端数量,加快了静电泄放速度,有效降低了元器件的损伤,同时操作简便,节约成本。

    一种静电保护电路、半导体集成电路装置及电子设备

    公开(公告)号:CN110400799A

    公开(公告)日:2019-11-01

    申请号:CN201910682760.8

    申请日:2019-07-26

    Abstract: 本发明公开了一种静电保护电路,涉及集成电路设计技术领域,该静电保护电路应用于集成电路芯片,所述集成电路芯片中的内部电路分别与焊盘端、内部供电端以及接地端连接,所述静电保护电路包括:第一保护电路,所述第一保护电路的输入端连接于所述内部电路以及所述焊盘端之间,所述第一保护电路的输出端与所述内部供电端连接,其中,所述第一保护电路用于所述集成电路芯片与所述内部供电端之间的静电防护。本发明的有益效果是:避免所述焊盘端与所述内部供电端之间产生的ESD电流对所述内部电路造成破坏,以实现集成电路芯片与所述内部供电端之间的静电防护。本发明还提出了一种半导体集成电路装置以及提出了一种电子设备,具有上述效果。

    一种低功耗芯片及其制备方法

    公开(公告)号:CN110752203B

    公开(公告)日:2021-03-23

    申请号:CN201911048114.2

    申请日:2019-10-30

    Abstract: 本发明涉及芯片技术领域,公开了一种低功耗芯片及其制备方法,该低功耗芯片中多个供电单元列形成于衬底一侧,每个供电单元列包括多个供电单元;常开电源网络设于供电单元列背离衬底的一侧,包括与供电单元列一一对应的电源走线,电源走线与对应的供电单元列中的供电单元电连接;每相邻两供电单元列之间设有多个标准单元行,每个标准单元行包括多个标准单元,每一标准单元行中:沿行方向,每相邻的两标准单元的N阱部电连接,位于标准单元行两端的标准单元的N阱部与对应的供电单元列中的供电单元的N阱部电连接。该低功耗芯片及其制备方法改善了现有技术中经常会将可关断电源区域的N阱误接可关断电源的问题。

    一种芯片电路中设置固定电位单元的方法及装置

    公开(公告)号:CN114548007A

    公开(公告)日:2022-05-27

    申请号:CN202011331351.2

    申请日:2020-11-24

    Abstract: 本申请涉及一种芯片电路中设置固定电位单元的方法及装置,包括:确定芯片电路上冗余单元的冗余单元位置;按照预设的划分策略,根据所述冗余单元位置对所述芯片电路进行区域划分,得到至少两个区域网格;在所述区域网格中确定固定电位单元的设置位置,使得所述固定电位单元与同一区域网格内的冗余单元的距离之和符合预设条件;按照所述设置位置确定所述固定电位单元的输出端与所述冗余单元的输入端之间的布线信息。本申请实施例提供的该方法,可以优化固定电位单元的设置位置,减少布线的长度,进而可以对硬件资源和布线资源的占用,可以使固定电位单元的布置更加合理,并能够有效降低芯片电路的功耗。

    按键控制电路、方法、装置、设备、存储介质及遥控器

    公开(公告)号:CN115102252A

    公开(公告)日:2022-09-23

    申请号:CN202210798279.7

    申请日:2022-07-06

    Abstract: 本申请涉及一种按键控制电路、方法、装置、设备、存储介质及遥控器,涉及电子技术领域。该按键控制电路包括按键模块、电源模块、控制模块和供电控制模块;按键模块,用于在被操作时,同时导通电源模块和控制模块之间的通路以及按键编码信号触发通路;控制模块,用于在断电状态获取到电源信号时,启动计时并输出第一控制信号至供电控制模块,第一控制信号用于控制供电控制模块导通,以通过电源模块在预设延时时长内为控制模块供电;在预设延时时长内按键模块未被操作时,输出第二控制信号至供电控制模块,第二控制信号用于控制供电控制模块断开,以使电源模块停止为控制模块供电。本申请用以解决遥控器在待机时功耗较大的问题。

    一种低功耗芯片及其制备方法

    公开(公告)号:CN110752203A

    公开(公告)日:2020-02-04

    申请号:CN201911048114.2

    申请日:2019-10-30

    Abstract: 本发明涉及芯片技术领域,公开了一种低功耗芯片及其制备方法,该低功耗芯片中多个供电单元列形成于衬底一侧,每个供电单元列包括多个供电单元;常开电源网络设于供电单元列背离衬底的一侧,包括与供电单元列一一对应的电源走线,电源走线与对应的供电单元列中的供电单元电连接;每相邻两供电单元列之间设有多个标准单元行,每个标准单元行包括多个标准单元,每一标准单元行中:沿行方向,每相邻的两标准单元的N阱部电连接,位于标准单元行两端的标准单元的N阱部与对应的供电单元列中的供电单元的N阱部电连接。该低功耗芯片及其制备方法改善了现有技术中经常会将可关断电源区域的N阱误接可关断电源的问题。

    一种保护电路和集成电路芯片

    公开(公告)号:CN112332392A

    公开(公告)日:2021-02-05

    申请号:CN201910718495.4

    申请日:2019-08-05

    Abstract: 本发明涉及一种保护电路和集成电路芯片,所述电路包括:一级保护电路和二级保护电路,一级保护电路的输入端用于与集成电路的输入端连接,一级保护电路的泄放端用于分别连接集成电路的工作电压端和公共接地电压端,用于将经集成电路的输入端接收到的静电,通过工作电压端或公共接地电压端进行泄放;二级保护电路的输入端用于与连接集成电路中目标区域的衬底,二级保护电路的泄放端用于连接集成电路的输出端,用于将目标区域的静电通过集成电路的输出端进行泄放。本发明通过该保护电路,不仅能够为集成电路外部环境接触的静电提供一个泄放通道,也能够为集成电路内部积累的静电提供一个低阻泄放通道,实现多重保护,大大提高了抗静电能力。

Patent Agency Ranking