-
公开(公告)号：CN104182587A
公开(公告)日：2014-12-03
申请号：CN201410425916.1
申请日：2014-08-26
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F17/50
Abstract: 本申请公开了一种生成PCB制作单的方法及装置，包括：在光绘层面的钻孔层，从加载的所有印制电路板(PCB)设计的要求中选择当前PCB设计涉及到的PCB设计要求；加载选择的PCB设计要求，生成当前PCB设计的制作单信息。本发明通过从所有PCB设计的要求中选择当前PCB设计涉及到的PCB设计要求，进行制作单信息的生成，节省了通过人工输入进行制作单信息制作的大量时间消耗，以及避免了由于人工输入造成制作单信息的遗漏问题。
-
公开(公告)号：CN103605846A
公开(公告)日：2014-02-26
申请号：CN201310575257.5
申请日：2013-11-15
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F17/50
Abstract: 提供一种自动检查换层处是否添加伴随GND孔的方法，根据用户的选择获取单板上全部高速差分走线在换层处的过孔信息，确定每一个所述过孔周围是否具有伴随GND孔，如果没有则记录所述过孔的坐标信息并统计这样的过孔的总数量，将所述坐标信息和所述总数量显示给用户。所述方法能够替代人工自动检查PCB单板上高速差分走线在换层处的过孔周围是否添加了伴随GND孔，能够避免遗漏和出错，大大减少了布线人员工作量。
-
公开(公告)号：CN104573262B
公开(公告)日：2018-05-22
申请号：CN201510035816.2
申请日：2015-01-23
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F17/50
Abstract: 本发明公开了一种实现PCB光绘层面的方法及装置，包括：生成获取单板叠层的层面信息的文件；在布线工具中加载执行生成的获取单板叠层的层面信息的文件，以在印制电路板(PCB)光绘层面上加载单板叠层的层面信息，生成PCB光绘层面。本发明通过生成的获取单板叠层的层面信息的文件，在PCB光绘层面上加载包含有单板叠层的层面信息的文件，快速、准确地实现了PCB光绘层面的生成，节省了时间，避免了采用人工方式生成光绘层面的错误。
-
公开(公告)号：CN103793574B
公开(公告)日：2017-02-01
申请号：CN201410056847.1
申请日：2014-02-19
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F17/50
Abstract: 本发明提供了一种在单板上铺设铜箔的方法及装置，该方法包括：获取在单板上需要铺设铜箔的数据；将铜箔的数据转化为电气属性的线Cline；将Cline转化为单板中的铜箔。采用本发明技术方案，能够有效地避免人为的遗漏和错误，提高正确率，同时也减少因错误和遗漏造成的工期延误。
-
公开(公告)号：CN103577026B
公开(公告)日：2016-05-18
申请号：CN201310574880.9
申请日：2013-11-15
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F3/048
Abstract: 提供一种检查单板上文字方向的方法，能够获取单板上全部零件文字信息，并根据预设的判断规则筛选出全部不符合规则的零件文字信息，高亮显示所述零件文字信息并同时向用户显示包括每一个不符合规则的零件文字信息在所述PCB板上的坐标信息的报告。所述方法能够替代人工自动检查PCB单板上的零件文字方向是否与规则相符，避免遗漏和出错，大大减少了布线人员工作量，也降低了单板中残存一部分文字方向与规则不符的零件的风险。
-
Patent Agency Ranking
公开(公告)号：CN103793576A
公开(公告)日：2014-05-14
申请号：CN201410056945.5
申请日：2014-02-19
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F17/50
Abstract: 本发明提供一种单板检验的方法及装置，该方法包括：获取单板上所有零件的信息数据；获取各文字的信息数据；根据各文字的信息数据以及零件的信息数据判断是否压到零件；显示压到零件的文字。采用本发明技术方案，能够极大地提高了布线设计工程师的工作效率，同时也杜绝了单板在出图以后还可能残留压到零件实体的文字的风险。
-
公开(公告)号：CN103793574A
公开(公告)日：2014-05-14
申请号：CN201410056847.1
申请日：2014-02-19
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F17/50
Abstract: 本发明提供了一种在单板上铺设铜箔的方法及装置，该方法包括：获取在单板上需要铺设铜箔的数据；将铜箔的数据转化为电气属性的线Cline；将Cline转化为单板中的铜箔。采用本发明技术方案，能够有效地避免人为的遗漏和错误，提高正确率，同时也减少因错误和遗漏造成的工期延误。
-
公开(公告)号：CN103761100A
公开(公告)日：2014-04-30
申请号：CN201410035432.6
申请日：2014-01-24
Applicant: 浪潮(北京)电子信息产业有限公司
Abstract: 本发明提供一种快速画出差分信号过孔周围禁布区域的方法及系统，应用于电子领域：上述方法包括以下步骤：编写差分信号过孔周围禁布区域程序；执行所述差分信号过孔周围禁布区域程序，输入偏移量数值，完成差分信号过孔周围禁布区域的定位。通过实施本发明的技术方案，只需要操作一个指令就可以实现禁布区域的添加，一键就可以完成；通过编写的SKILL程序，实现了简便、快捷的添加禁布区域的方法，减少了布线设计人员对于布线区域和坐标的计算，大大提高了布线设计人员的工作效率。
-
公开(公告)号：CN103793575B
公开(公告)日：2017-03-08
申请号：CN201410056850.3
申请日：2014-02-19
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F17/50
Abstract: 本发明提供一种在单板上设置过孔的方法及装置，该方法包括：获取在单板上需要添加反焊盘的过孔的数据；根据过孔的数据，得到反焊盘的数据；根据反焊盘的数据创建禁止布线区。采用本发明技术方案，能够简单、快捷地完成对高速差分信号的处理，从而大大提高单板的设计效率，降低高速信号阻抗不连续程度和单板高速走线的传输损耗等问题，提高信号传输质量。
-
公开(公告)号：CN105760584A
公开(公告)日：2016-07-13
申请号：CN201610070045.5
申请日：2016-02-01
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F17/50
CPC classification number: G06F17/5072
Abstract: 本发明公开了一种芯片的内部走线方法及系统，包括接收用户选择的芯片上的所有过孔；获取所有过孔的坐标以及任意相邻两个过孔之间的横向间距和纵向间距；在规则管理器物理规则中将线宽修改为第一预设数值；分别以每个过孔的坐标为中心，在除了表面层以外的走线层分别添加横边为横向间距、宽度为第二预设数值，纵边为纵向间距、宽度为第二预设数值的相互垂直的两个矩形物理区域，其中，两个矩形物理区域分别平行于芯片的横边和纵边；在所有的矩形物理区域中走线时将线的线宽设置为第一预设数值。本发明更好的保证了阻抗的连续性以及信号的传输，极大地减小了用户的工作量，提高了精度和效率。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.025 seconds)
