适用于多发射处理器指令重排的启发式方法及装置

    公开(公告)号:CN116028127A

    公开(公告)日:2023-04-28

    申请号:CN202310163053.4

    申请日:2023-02-14

    Abstract: 本发明公开了适用于多发射处理器指令重排的启发式方法,包括数据准备阶段根据指令集信息和功能单元信息获取各指令运行时参数,由指令间的数据依赖关系获取数据依赖图,对数据依赖图进行处理获得各指令的发射优先级,然后在模拟运行阶段保证指令发射过程满足并行发射指令条数、可用功能单元数量、流水线功能限制的约束条件。本发明同时还提供了适用于多发射处理器指令重排的装置。本发明解决了汇编代码在国产申威众核处理器不同代间迁移引起应用程序性能下降的指令并行优化的问题,一方面提升程序移植效率,另一方面相较于现有算法,攻克应用汇编程序库对从核双发射流水微结构的适配性难题。

    针对内存端缓存的数据动态旁路装置及方法

    公开(公告)号:CN109117388B

    公开(公告)日:2020-10-16

    申请号:CN201810799294.7

    申请日:2018-07-19

    Applicant: 浙江大学

    Abstract: 本发明提供了一种针对内存端缓存的数据动态旁路装置,硬件计数器模块、命中率监测模块、旁路寄存器以及旁路决策器。本发明还提出一种针对内存端缓存的数据动态旁路方法,包括以下步骤:访存控制器单元在收到3D‑DRAM缓存的访问结果后,向数据动态旁路装置发送地址映射信息及请求类型;数据动态旁路装置接收并根据地址映射信息及请求类型记录和统计命中/缺失数,并生成旁路信号返回至访存控制器单元;读缺失时,访存控制器单元根据数据动态旁路装置返回的旁路信号进行缺失填充操作。本发明能够能够显著减少内存端缓存缺失填充操作引起的带宽开销,同时还能避免引起内存端缓存命中率恶化。

    针对内存端缓存的数据动态旁路装置及方法

    公开(公告)号:CN109117388A

    公开(公告)日:2019-01-01

    申请号:CN201810799294.7

    申请日:2018-07-19

    Applicant: 浙江大学

    Abstract: 本发明提供了一种针对内存端缓存的数据动态旁路装置,硬件计数器模块、命中率监测模块、旁路寄存器以及旁路决策器。本发明还提出一种针对内存端缓存的数据动态旁路方法,包括以下步骤:访存控制器单元在收到3D-DRAM缓存的访问结果后,向数据动态旁路装置发送地址映射信息及请求类型;数据动态旁路装置接收并根据地址映射信息及请求类型记录和统计命中/缺失数,并生成旁路信号返回至访存控制器单元;读缺失时,访存控制器单元根据数据动态旁路装置返回的旁路信号进行缺失填充操作。本发明能够能够显著减少内存端缓存缺失填充操作引起的带宽开销,同时还能避免引起内存端缓存命中率恶化。

Patent Agency Ranking