-
公开(公告)号:CN116028127A
公开(公告)日:2023-04-28
申请号:CN202310163053.4
申请日:2023-02-14
Applicant: 浙江大学 , 无锡江南计算技术研究所
IPC: G06F9/4401 , G06F9/38
Abstract: 本发明公开了适用于多发射处理器指令重排的启发式方法,包括数据准备阶段根据指令集信息和功能单元信息获取各指令运行时参数,由指令间的数据依赖关系获取数据依赖图,对数据依赖图进行处理获得各指令的发射优先级,然后在模拟运行阶段保证指令发射过程满足并行发射指令条数、可用功能单元数量、流水线功能限制的约束条件。本发明同时还提供了适用于多发射处理器指令重排的装置。本发明解决了汇编代码在国产申威众核处理器不同代间迁移引起应用程序性能下降的指令并行优化的问题,一方面提升程序移植效率,另一方面相较于现有算法,攻克应用汇编程序库对从核双发射流水微结构的适配性难题。
-
公开(公告)号:CN109117388B
公开(公告)日:2020-10-16
申请号:CN201810799294.7
申请日:2018-07-19
Applicant: 浙江大学
IPC: G06F12/0888 , G06F12/0806
Abstract: 本发明提供了一种针对内存端缓存的数据动态旁路装置,硬件计数器模块、命中率监测模块、旁路寄存器以及旁路决策器。本发明还提出一种针对内存端缓存的数据动态旁路方法,包括以下步骤:访存控制器单元在收到3D‑DRAM缓存的访问结果后,向数据动态旁路装置发送地址映射信息及请求类型;数据动态旁路装置接收并根据地址映射信息及请求类型记录和统计命中/缺失数,并生成旁路信号返回至访存控制器单元;读缺失时,访存控制器单元根据数据动态旁路装置返回的旁路信号进行缺失填充操作。本发明能够能够显著减少内存端缓存缺失填充操作引起的带宽开销,同时还能避免引起内存端缓存命中率恶化。
-
公开(公告)号:CN119582586A
公开(公告)日:2025-03-07
申请号:CN202411722531.1
申请日:2024-11-28
Applicant: 浙江大学 , 赛尔康技术(深圳)有限公司
Abstract: 本发明公开了一种宽范围且全工况ZVS的双向谐振型DAB控制方法。本发明按照给定功率所处的功率区间,将双向谐振型DAB的工作模式划分为极轻负载模式、中低负载模式、中高负载模式,再通过三重移相+调频四个自由度的控制。本发明能够根据给定功率情况不同,在三种模式间切换,能够在全工况范围内(包括正向全工况和反向全工况)实现ZVS,并且能够提升重载和中载工况下的电路运行效率。
-
公开(公告)号:CN109117388A
公开(公告)日:2019-01-01
申请号:CN201810799294.7
申请日:2018-07-19
Applicant: 浙江大学
IPC: G06F12/0888 , G06F12/0806
CPC classification number: G06F12/0888 , G06F12/0806 , G06F2212/1016 , G06F2212/1021
Abstract: 本发明提供了一种针对内存端缓存的数据动态旁路装置,硬件计数器模块、命中率监测模块、旁路寄存器以及旁路决策器。本发明还提出一种针对内存端缓存的数据动态旁路方法,包括以下步骤:访存控制器单元在收到3D-DRAM缓存的访问结果后,向数据动态旁路装置发送地址映射信息及请求类型;数据动态旁路装置接收并根据地址映射信息及请求类型记录和统计命中/缺失数,并生成旁路信号返回至访存控制器单元;读缺失时,访存控制器单元根据数据动态旁路装置返回的旁路信号进行缺失填充操作。本发明能够能够显著减少内存端缓存缺失填充操作引起的带宽开销,同时还能避免引起内存端缓存命中率恶化。
-
-
-