-
公开(公告)号：CN104617019B
公开(公告)日：2017-06-27
申请号：CN201510058652.5
申请日：2015-02-04
Applicant: 桂林电子科技大学
Abstract: 本发明公开一种GaAs衬底MHEMT栅凹槽腐蚀监控方法，其采用电子束光刻胶做掩膜，对样品进行不同栅长阵列曝光，显影出需要腐蚀的栅凹槽条，将样品分裂成6个小样品分别对其不同时间的栅凹槽腐蚀实验，利用原子力显微镜测试腐蚀栅凹槽的深度，利用扫描电子显微镜观察栅凹槽表面腐蚀形貌的平整度，达到快速找出对应不同栅长下的最佳腐蚀时间，实现简单的栅凹槽腐蚀监控。本发明具监控精确、直观形象、对器件影响小和适用范围广的特点，改善了以往一直以来利用电流曲线监控栅凹槽腐蚀的不足。
-
公开(公告)号：CN104637941A
公开(公告)日：2015-05-20
申请号：CN201510057805.4
申请日：2015-02-04
Applicant: 桂林电子科技大学
IPC: H01L27/04
Abstract: 本发明公开一种复合沟道MHEMT微波振荡器及其制备方法，器件采用复合沟道结构，离子注入与湿法腐蚀相结合的台面隔离，Ni/AuGe/Ni/Au的源漏金属化系统形成欧姆接触，利用两次自对准电子曝光束，一次显影的三层胶工艺制造T型栅，两种不同的腐蚀液腐蚀形成栅凹槽，蒸Pt/Ti/Pt/Au金属化系统于栅凹槽形成肖特基接触，退火处理形成埋Pt技术，生长氮化硅钝化层，完成器件的制备。该发明工艺简单，器件可靠性强，便于重复。利用本发明制备出80nm栅长的器件获得了优异的直流性能和交流性能，最大输出饱和电流达到920mA/mm，非本征跨导达到1100mS/mm。器件的特征频率达到246GHz，最大振荡频率为301GHz。
-
公开(公告)号：CN106783613A
公开(公告)日：2017-05-31
申请号：CN201710026316.1
申请日：2017-01-13
Applicant: 桂林电子科技大学
IPC: H01L21/335 , H01L29/778 , H01L29/06 , H01L29/20
CPC classification number: H01L29/66431 , H01L29/0684 , H01L29/20 , H01L29/7786
Abstract: 本发明公开一种III‑V族半导体MOSHEMT器件及其制备方法，其组分渐变缓冲层降低III‑V半导体之间晶格失配，减少位错引进的缺陷。同时该器件结构不仅降低MOS界面态密度，并且通过对外延材料采用高In组分In0.7Ga0.3As/In0.6Ga0.4As/In0.5Ga0.5As复合沟道设计以及势垒层和缓冲层平面处的双掺杂设计充分的提高了2‑DEG的浓度与电子迁移率，降低了沟道的方块电阻。本发明具有二维电子气浓度高、沟道电子迁移率大、器件特征频率和振荡频率高和制造工艺简单易于实现等特点。
-
公开(公告)号：CN106847887A
公开(公告)日：2017-06-13
申请号：CN201710026314.2
申请日：2017-01-13
Applicant: 桂林电子科技大学
IPC: H01L29/10 , H01L29/423 , H01L29/78 , H01L29/20 , H01L21/336
CPC classification number: H01L29/78 , H01L29/1033 , H01L29/20 , H01L29/42376 , H01L29/66477
Abstract: 本发明公开一种III‑V族环栅场效应晶体管及其制备方法，由单晶衬底、隔离层、键合金属层、第一栅金属层、第一栅介质层、第一界面控制层、III‑V族半导体沟道层、第二界面控制层、III‑V族半导体源漏层、界面控制层侧墙、第二栅介质层、第二栅金属层和源漏金属层组成。采用III‑V族半导体材料作为沟道材料，用埋沟道结构加入界面控制层可以有效减少沟道散射，提高沟道载流子迁移率高；采用环栅结构可以有效提高MOSFET器件的栅控能力和电流驱动能力，能够有效抑制器件的短沟道效应和DIBL效应；环栅场效应晶体管可以集成在硅衬底上，可以与其它硅基CMOS集成器件实现单片集成；提供的III‑V族环栅场效应晶体管能够满足III‑V族CMOS在数字电路中的应用。
-
公开(公告)号：CN104637941B
公开(公告)日：2017-05-10
申请号：CN201510057805.4
申请日：2015-02-04
Applicant: 桂林电子科技大学
IPC: H01L27/04
Abstract: 本发明公开一种复合沟道MHEMT微波振荡器及其制备方法，器件采用复合沟道结构，离子注入与湿法腐蚀相结合的台面隔离，Ni/AuGe/Ni/Au的源漏金属化系统形成欧姆接触，利用两次自对准电子曝光束，一次显影的三层胶工艺制造T型栅，两种不同的腐蚀液腐蚀形成栅凹槽，蒸Pt/Ti/Pt/Au金属化系统于栅凹槽形成肖特基接触，退火处理形成埋Pt技术，生长氮化硅钝化层，完成器件的制备。该发明工艺简单，器件可靠性强，便于重复。利用本发明制备出80nm栅长的器件获得了优异的直流性能和交流性能，最大输出饱和电流达到920mA/mm，非本征跨导达到1100mS/mm。器件的特征频率达到246GHz，最大振荡频率为301GHz。
-
Patent Agency Ranking
公开(公告)号：CN104617019A
公开(公告)日：2015-05-13
申请号：CN201510058652.5
申请日：2015-02-04
Applicant: 桂林电子科技大学
CPC classification number: H01L22/12 , H01L29/778
Abstract: 本发明公开一种GaAs衬底MHEMT栅凹槽腐蚀监控方法，其采用电子束光刻胶做掩膜，对样品进行不同栅长阵列曝光，显影出需要腐蚀的栅凹槽条，将样品分裂成6个小样品分别对其不同时间的栅凹槽腐蚀实验，利用原子力显微镜测试腐蚀栅凹槽的深度，利用扫描电子显微镜观察栅凹槽表面腐蚀形貌的平整度，达到快速找出对应不同栅长下的最佳腐蚀时间，实现简单的栅凹槽腐蚀监控。本发明具监控精确、直观形象、对器件影响小和适用范围广的特点，改善了以往一直以来利用电流曲线监控栅凹槽腐蚀的不足。
-
公开(公告)号：CN106783613B
公开(公告)日：2022-12-13
申请号：CN201710026316.1
申请日：2017-01-13
Applicant: 桂林电子科技大学
IPC: H01L21/335 , H01L29/778 , H01L29/06 , H01L29/20
Abstract: 本发明公开一种III‑V族半导体MOSHEMT器件及其制备方法，其组分渐变缓冲层降低III‑V半导体之间晶格失配，减少位错引进的缺陷。同时该器件结构不仅降低MOS界面态密度，并且通过对外延材料采用高In组分In0.7Ga0.3As/In0.6Ga0.4As/In0.5Ga0.5As复合沟道设计以及势垒层和缓冲层平面处的双掺杂设计充分的提高了2‑DEG的浓度与电子迁移率，降低了沟道的方块电阻。本发明具有二维电子气浓度高、沟道电子迁移率大、器件特征频率和振荡频率高和制造工艺简单易于实现等特点。
-
公开(公告)号：CN206422040U
公开(公告)日：2017-08-18
申请号：CN201720041157.8
申请日：2017-01-13
Applicant: 桂林电子科技大学
IPC: H01L21/335 , H01L29/778 , H01L29/06 , H01L29/20
Abstract: 本实用新型公开一种III‑V族半导体MOSHEMT器件，其组分渐变缓冲层降低III‑V半导体之间晶格失配，减少位错引进的缺陷。同时该器件结构不仅降低MOS界面态密度，并且通过对外延材料采用高In组分In0.7Ga0.3As/In0.6Ga0.4As/In0.5Ga0.5As复合沟道设计以及势垒层和缓冲层平面处的双掺杂设计充分的提高了2‑DEG的浓度与电子迁移率，降低了沟道的方块电阻。本实用新型具有二维电子气浓度高、沟道电子迁移率大、器件特征频率和振荡频率高和制造工艺简单易于实现等特点。
-
公开(公告)号：CN204348720U
公开(公告)日：2015-05-20
申请号：CN201520079927.9
申请日：2015-02-04
Applicant: 桂林电子科技大学
IPC: H01L27/04
Abstract: 本实用新型公开一种复合沟道MHEMT微波振荡器，该微波振荡器的有源固体器件由砷化镓衬底的变组分高电子迁移率晶体管构成；所述砷化镓衬底的变组分高电子迁移率晶体管自下而上依次由衬底层、渐变缓冲层、缓存层、第一沟道层、第二沟道层、隔离层、势垒层、刻蚀停止层、第一帽层和第二帽层构成；漏极和源极分设在第二帽层的上方；第一帽层、第二帽层和刻蚀停止层内开设有栅槽，T形的栅极嵌入该栅槽内，栅极的栅脚与势垒层接触。本实用新型工艺简单，器件可靠性强，便于重复。
-
公开(公告)号：CN206422070U
公开(公告)日：2017-08-18
申请号：CN201720041034.4
申请日：2017-01-13
Applicant: 桂林电子科技大学
IPC: H01L29/10 , H01L29/423 , H01L29/78 , H01L29/20 , H01L21/336
Abstract: 本实用新型公开一种III‑V族环栅场效应晶体管，由单晶衬底、隔离层、键合金属层、第一栅金属层、第一栅介质层、第一界面控制层、III‑V族半导体沟道层、第二界面控制层、III‑V族半导体源漏层、界面控制层侧墙、第二栅介质层、第二栅金属层和源漏金属层组成。采用III‑V族半导体材料作为沟道材料，用埋沟道结构加入界面控制层可以有效减少沟道散射，提高沟道载流子迁移率高；采用环栅结构可以有效提高MOSFET器件的栅控能力和电流驱动能力，能够有效抑制器件的短沟道效应和DIBL效应；环栅场效应晶体管可以集成在硅衬底上，可以与其它硅基CMOS集成器件实现单片集成；提供的III‑V族环栅场效应晶体管能够满足III‑V族CMOS在数字电路中的应用。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.028 seconds)
