公开(公告)号：CN1521760B

公开(公告)日：2010-05-05

申请号：CN200310101563.1

申请日：2003-10-07

Applicant: 株式会社瑞萨科技

Inventor： 日高秀人

IPC: G11C11/15 ,  H01L43/00

CPC classification number: G11C11/16 ,  G11C11/15 ,  G11C29/44 ,  G11C29/785

Abstract: 程序元件(180)设有，在第一与第二节点(190、195)之间电连接的磁性体层(160#)。磁性体层(160#)的至少一部分，构成设计成可通过来自外部的激光照射熔断的接线部(185)。磁性体层(160#)在与MTJ存储单元中的隧道磁电阻元件相同的层上以相同结构设置。磁性体层(160#)和第一与第二节点(190、195)之间的电接触结构，跟与MTJ存储单元中的隧道磁电阻元件和在与第一与第二节点(190、195)的各节点相同的金属布线层上设置的布线之间的电接触结构相同。

公开(公告)号：CN100416697C

公开(公告)日：2008-09-03

申请号：CN03158813.1

申请日：2003-09-12

Applicant: 株式会社瑞萨科技

Inventor： 日高秀人

IPC: G11C7/00 ,  G11C7/12 ,  G11C11/15

CPC classification number: G11C29/846 ,  G11C11/16

Abstract: 进行正规位线BL3、/BL3的选择时，同时进行备用位线SBL2、/SBL2的选择，为了它们与不同的读出数据总线对连接而配置列选择门电路。为了使读出数据总线的负荷容量不产生大的差异，列选择门电路被分散配置。冗长判定结果，通过读出放大器(83)之前的控制信号φ1、φ2的活性化，由读出数据反映。另外，设置2台读出放大器，为了选择该输出之一，也可以使用控制信号φ1、φ2。由此，能够提供实现冗长置换同时可高速读出的存储装置。

公开(公告)号：CN1953096A

公开(公告)日：2007-04-25

申请号：CN200610137391.7

申请日：2006-10-19

Applicant: 株式会社瑞萨科技

Inventor： 大石司 ,  日高秀人

IPC: G11C11/15 ,  G11C11/16

CPC classification number: G11C11/16

Abstract: 从钉扎层侧到自由层侧的数据写入电流比从自由层侧到钉扎层侧的数据写入电流大。数据读出电流值比数据写入电流小，在高电阻状态和低电阻状态下数据读出电流之差较小时，读出放大器(SA)连接成：使数据读出电流从钉扎层侧流入自由层侧即从源极线(SL)侧流入位线(BL)侧。

公开(公告)号：CN1525486A

公开(公告)日：2004-09-01

申请号：CN200310102838.3

申请日：2003-10-10

Applicant: 株式会社瑞萨科技

Inventor： 日高秀人

IPC: G11C11/15

CPC classification number: G11C7/02 ,  G11C7/12 ,  G11C11/16

Abstract: 沿列方向设置主电源配线(PLma)及主接地配线(GLmb)，以从存储区域(55a)及(55b)的一侧(第1方向)供给电源；沿列方向设置主电源配线(PLmb)及主接地配线(GLma)，以从存储区域(55a)及(55b)的另一侧(与第1方向相反的第2方向)供给电源。在一侧配置的位线驱动器从一侧接受电源供给，在另一侧配置的位线驱动器从另一侧接受电源供给。从而，在选择的存储区域上的区域部分的电源供给线中不形成电流通路。

公开(公告)号：CN1519857A

公开(公告)日：2004-08-11

申请号：CN200310101565.0

申请日：2003-10-08

Applicant: 株式会社瑞萨科技

Inventor： 日高秀人

IPC: G11C11/15 ,  G11C7/00

CPC classification number: G11C11/16

Abstract: 当数据写入时，沿对选择位线的数据写入电流的反方向，使抵消该数据写入电流的感应磁场的抵消电流，在相邻选择位线的位线上流过。从而，在这种磁性半导体存储装置中抑制相邻列的存储单元之间的磁场干扰。

公开(公告)号：CN1503268A

公开(公告)日：2004-06-09

申请号：CN03178662.6

申请日：2003-07-18

Applicant: 株式会社瑞萨科技

Inventor： 日高秀人

IPC: G11C11/15

CPC classification number: G11C11/15

Abstract: 包括配置有多个存储单元的存储单元阵列(100及200)，存储单元阵列(100及200)被分割为可分别独立地选择为数据写入对象的多个区域(100，200)；还包括分别对应于多个区域(100，200)而设置的多个电流供给部(10，I1，LE1及20，I2，LE2)。多个电流供给部(10，I1，LE1及20，I2，LE2)分别在多个区域(100，200)中的对应的区域被选择为数据写入对象的情况下被激活，向对应的区域供给数据写入电流；多个区域(100，200)分别包含分别对应于多个存储单元的规定单位而配置的多个写入选择线(L1)。从多个电流供给部(10，I1，LE1及20，I2，LE2)中的对应的1个向多个写入选择线(L1)选择性地供给数据写入电流。

公开(公告)号：CN1501406A

公开(公告)日：2004-06-02

申请号：CN03178715.0

申请日：2003-07-14

Applicant: 株式会社瑞萨科技 ,  三菱电机工程株式会社

Inventor： 谷崎弘晃 ,  日高秀人 ,  大石司

IPC: G11C16/06 ,  G11C7/06

CPC classification number: G11C7/04 ,  G11C7/062 ,  G11C7/14 ,  G11C11/16 ,  G11C16/28 ,  G11C2207/063

Abstract: 在读出放大器中，用晶体管(QV1与QV2)将局部输入输出线(LIO、/LIO)维持在预定电压。并且，构成电流反射镜的晶体管(QP3与QP7)按照通过晶体管(QP1与QP5)的通过电流将工作电流供给读出节点(SA、/SA)。又，构成电流反射镜的晶体管(QN2与QN3)从读出节点(SA、/SA)抽出对应于通过晶体管(QP5与QP1)的通过电流的工作电流。与此相应，在读出节点(SA、/SA)上产生对应于工作电流差的电压差。

公开(公告)号：CN1525486B

公开(公告)日：2010-05-05

申请号：CN200310102838.3

申请日：2003-10-10

Applicant: 株式会社瑞萨科技

Inventor： 日高秀人

IPC: G11C11/15

CPC classification number: G11C7/02 ,  G11C7/12 ,  G11C11/16

Abstract: 沿列方向设置主电源配线(PLma)及主接地配线(GLmb)，以从存储区域(55a)及(55b)的一侧(第1方向)供给电源；沿列方向设置主电源配线(PLmb)及主接地配线(GLma)，以从存储区域(55a)及(55b)的另一侧(与第1方向相反的第2方向)供给电源。在一侧配置的位线驱动器从一侧接受电源供给，在另一侧配置的位线驱动器从另一例接受电源供给。从而，在选择的存储区域上的区域部分的电源供给线中不形成电流通路。

公开(公告)号：CN100383893C

公开(公告)日：2008-04-23

申请号：CN03178715.0

申请日：2003-07-14

Applicant: 株式会社瑞萨科技 ,  三菱电机工程株式会社

Inventor： 谷崎弘晃 ,  日高秀人 ,  大石司

IPC: G11C16/06 ,  G11C7/06 ,  G11C11/15

CPC classification number: G11C7/04 ,  G11C7/062 ,  G11C7/14 ,  G11C11/16 ,  G11C16/28 ,  G11C2207/063

Abstract: 在读出放大器中，用晶体管(QV1与QV2)将局部输入输出线(LIO、/LIO)维持在预定电压。并且，构成电流反射镜的晶体管(QP3与QP7)按照通过晶体管(QP1与QP5)的通过电流将工作电流供给读出节点(SA、/SA)。又，构成电流反射镜的晶体管(QN2与QN3)从读出节点(SA、/SA)抽出对应于通过晶体管(QP5与QP1)的通过电流的工作电流。与此相应，在读出节点(SA、/SA)上产生对应于工作电流差的电压差。

公开(公告)号：CN1505038A

公开(公告)日：2004-06-16

申请号：CN03158813.1

申请日：2003-09-12

Applicant: 株式会社瑞萨科技

Inventor： 日高秀人

IPC: G11C7/00 ,  G11C7/12 ,  G11C11/15

CPC classification number: G11C29/846 ,  G11C11/16

Abstract: 进行正规位线BL3、/BL3的选择时，同时进行备用位线SBL2、/SBL2的选择，为了它们与不同的读出数据总线对连接而配置列选择门电路。为了使读出数据总线的负荷容量不产生大的差异，列选择门电路被分散配置。冗长判定结果，通过读出放大器(83)之前的控制信号φ1、φ2的活性化，由读出数据反映。另外，设置2台读出放大器，为了选择该输出之一，也可以使用控制信号φ1、φ2。由此，能够提供实现冗长置换同时可高速读出的存储装置。