-
公开(公告)号：CN1199473A
公开(公告)日：1998-11-18
申请号：CN96197532.6
申请日：1996-10-07
Applicant: 株式会社日立制作所
IPC: G06F9/30
CPC classification number: G06F9/3885 , G06F1/3203 , G06F15/7807
Abstract: 在移动通信终端中,低成本、低电力消耗、小尺寸这3点非常重要,但在使用以往的2个独立的DSP和CPU的技术中,因为需要2系统的外设存储器而成为大问题。另外,由于数据输入输出用的外围装置也需要DSP和CPU2个系统,因此存在DSP和CPU之间多余的通信辅助操作。使用具有作为1个总线主控集成的DSP/CPU核心(500)和集成后的外部总线接口(606)以及集成后的外围电路接口的DSP/CPU集成芯片实现移动通信终端系统。DSP/CPU的存储器系统和外围电路可以集成化,可以实现低成本、低电力消耗、小尺寸的移动通信终端系统。
-
公开(公告)号：CN1547112A
公开(公告)日：2004-11-17
申请号：CN200410033476.1
申请日：1996-10-07
Applicant: 株式会社日立制作所
CPC classification number: G06F9/3885 , G06F1/3203 , G06F15/7807
Abstract: 在移动通信终端中，低成本、低电力消耗、小尺寸这3点非常重要，但在使用以往的2个独立的DSP和CPU的技术中，因为需要2系统的外设存储器而成为大问题。另外，由于数据输入输出用的外围装置也需要DSP和CPU 2个系统，因此存在DSP和CPU之间多余的通信辅助操作。使用具有作为1个总线主控集成的DSP/CPU核心(500)和集成后的外部总线接口(606)以及集成后的外围电路接口的DSP/CPU集成芯片实现移动通信终端系统。DSP/CPU的存储器系统和外围电路可以集成化，可以实现低成本、低电力消耗、小尺寸的移动通信终端系统。
-
公开(公告)号：CN1317636C
公开(公告)日：2007-05-23
申请号：CN200410033476.1
申请日：1996-10-07
Applicant: 株式会社日立制作所
CPC classification number: G06F9/3885 , G06F1/3203 , G06F15/7807
Abstract: 在移动通信终端中，低成本、低电力消耗、小尺寸这3点非常重要，但在使用以往的2个独立的DSP和CPU的技术中，因为需要2系统的外设存储器而成为大问题。另外，由于数据输入输出用的外围装置也需要DSP和CPU 2个系统，因此存在DSP和CPU之间多余的通信辅助操作。使用具有作为1个总线主控集成的DSP/CPU核心(500)和集成后的外部总线接口(606)以及集成后的外围电路接口的DSP/CPU集成芯片实现移动通信终端系统。DSP/CPU的存储器系统和外围电路可以集成化，可以实现低成本、低电力消耗、小尺寸的移动通信终端系统。
-
Patent Agency Ranking
公开(公告)号：CN1284082C
公开(公告)日：2006-11-08
申请号：CN01822131.9
申请日：2001-01-19
Applicant: 株式会社日立制作所
CPC classification number: G06F11/261 , G06F11/267 , G06F15/7867 , H01L25/18 , H01L2224/16225 , H01L2924/00014 , H01L2924/09701 , H01L2924/13091 , H01L2924/15192 , H01L2924/15311 , H01L2924/3011 , H01L2924/00 , H01L2224/0401
Abstract: 在高密度安装电路板(2)上配置微型计算机(3)和随机存取存储器(7)，用存储专用总线(12)把两者结合，以便实现高速数据传输，并且搭载作为可变逻辑电路的以FPGA为代表的可编程器件(8)，另外，在所述微型计算机中搭载能电改写其工作程序的非易失性存储器(16)。所述高密度安装电路板在底面上具有安装用外部端子，能与芯片基系统化的多芯片模块同样安装到母板上。通过在所述可编程器件中设定所需逻辑功能，能模拟以硬件为主体，用电子电路装置实现的功能，另外，通过在非易失性存储器中写入工作程序，能模拟以软件为主体实现的功能。据此，有助于系统开发早期阶段中调试的容易化和原型系统的实现以及从开发到试制进而到产品化的周期的缩短。
-
公开(公告)号：CN1196065C
公开(公告)日：2005-04-06
申请号：CN00801248.2
申请日：2000-02-14
Applicant: 株式会社日立制作所
CPC classification number: G06F13/122
Abstract: 在使用片上总线的LSI系统中，由于在接收端模块的缓冲器的状态，总线上的传输必须等待，从而阻碍发射端的模块进行随后的处理。对此，在LSI片上总线的传输路径中提供用于暂时存储数据的传输缓冲器。如果从属模块中或接收端的缓冲器满负荷，以致它不能再接收任何数据时，总线主控制器可将数据传输到片上总线中的缓冲器。无论从属侧的缓冲器状态如何，总线主控制器都不必等待传输数据，因而可提高总的系统性能。
-
公开(公告)号：CN1526097A
公开(公告)日：2004-09-01
申请号：CN01822131.9
申请日：2001-01-19
Applicant: 株式会社日立制作所
CPC classification number: G06F11/261 , G06F11/267 , G06F15/7867 , H01L25/18 , H01L2224/16225 , H01L2924/00014 , H01L2924/09701 , H01L2924/13091 , H01L2924/15192 , H01L2924/15311 , H01L2924/3011 , H01L2924/00 , H01L2224/0401
Abstract: 在高密度安装电路板(2)上配置微型计算机(3)和随机存取存储器(7)，用存储专用总线(12)把两者结合，以便实现高速数据传输，并且搭载作为可变逻辑电路的以FPGA为代表的可编程器件(8)，另外，在所述微型计算机中搭载能电改写其工作程序的非易失性存储器(16)。所述高密度安装电路板在底面上具有安装用外部端子，能与芯片基系统化的多芯片模块同样安装到母板上。通过在所述可编程器件中设定所需逻辑功能，能模拟以硬件为主体，用电子电路装置实现的功能，另外，通过在非易失性存储器中写入工作程序，能模拟以软件为主体实现的功能。据此，有助于系统开发早期阶段中调试的容易化和原型系统的实现以及从开发到试制进而到产品化的周期的缩短。
-
公开(公告)号：CN1151431C
公开(公告)日：2004-05-26
申请号：CN96197532.6
申请日：1996-10-07
Applicant: 株式会社日立制作所
IPC: G06F9/30
CPC classification number: G06F9/3885 , G06F1/3203 , G06F15/7807
Abstract: 在移动通信终端中，低成本、低电力消耗、小尺寸这3点非常重要，但在使用以往的2个独立的DSP和CPU的技术中，因为需要2系统的外设存储器而成为大问题。另外，由于数据输入输出用的外围装置也需要DSP和CPU 2个系统，因此存在DSP和CPU之间多余的通信辅助操作。使用具有作为1个总线主控集成的DSP/CPU核心(500)和集成后的外部总线接口(606)以及集成后的外围电路接口的DSP/CPU集成芯片实现移动通信终端系统。DSP/CPU的存储器系统和外围电路可以集成化，可以实现低成本、低电力消耗、小尺寸的移动通信终端系统。
-
公开(公告)号：CN1322318A
公开(公告)日：2001-11-14
申请号：CN00801248.2
申请日：2000-02-14
Applicant: 株式会社日立制作所
CPC classification number: G06F13/122
Abstract: 在使用片上总线的LSI系统中,由于在接收端模块的缓冲器的状态,总线上的传输必须等待,从而阻碍发射端的模块进行随后的处理。对此,在LSI片上总线的传输路径中提供用于暂时存储数据的传输缓冲器。如果从属模块中或接收端的缓冲器满负荷,以致它不能再接收任何数据时,总线主控制器可将数据传输到片上总线中的缓冲器。无论从属侧的缓冲器状态如何,总线主控制器都不必等待传输数据,因而可提高总的系统性能。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.021 seconds)
