公开(公告)号：CN116805651A

公开(公告)日：2023-09-26

申请号：CN202211446144.0

申请日：2022-11-18

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 南川和生 ,  吉川大辉 ,  安原纪夫 ,  中村和敏

IPC: H01L29/41 ,  H01L29/739

Abstract: 实施方式提供半导体装置，能够降低接通时的损耗。实施方式的半导体装置具备第一电极、半导体部、第二电极、构造体和绝缘部。半导体部包含设于第一电极之上的p型的第一半导体区域、设于第一半导体区域之上的n型的第二半导体区域、设于第二半导体区域之上的p型的第三半导体区域和设于第三半导体区域之上的n型的第四半导体区域及p型的第五半导体区域。构造体包含栅极部和虚设部，栅极部包含至少一个栅极电极，虚设部包含至少两个虚设电极。栅极部和虚设部交替地配置。对于第二电极，施加第一电位。对于栅极电极，施加比第一电位高的第二电位。对于设于与栅极部相邻的位置的虚设电极，施加比第一电位高的第三电位。

公开(公告)号：CN118693127A

公开(公告)日：2024-09-24

申请号：CN202310879591.3

申请日：2023-07-18

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 南川和生 ,  吉川大辉 ,  中村和敏

IPC: H01L29/06 ,  H01L29/417 ,  H01L29/861 ,  H01L29/739 ,  H01L27/07

Abstract: 本发明的实施方式涉及半导体装置。实施方式的半导体装置具备第一电极、第一导电型的第一半导体区域、第二导电型的第二半导体区域、第二导电型的第三半导体区域和第二电极。第三半导体区域设置于第二半导体区域之上，具有比第二半导体区域高的第二导电型的杂质浓度。第二电极设置于第三半导体区域之上。第二电极包含第一部分和第二部分。第一部分设置于第二半导体区域中。第二部分位于第一部分之上。第二部分在与从第一电极朝向第一半导体区域的第一方向垂直的第二方向上与第三半导体区域相接。第一部分的第二方向上的长度比第二部分的第二方向上的长度长。

公开(公告)号：CN116825754A

公开(公告)日：2023-09-29

申请号：CN202210897065.5

申请日：2022-07-28

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 南川和生

IPC: H01L23/528 ,  H01L25/07

Abstract: 实施方式提供可靠性高的半导体芯片及半导体装置。实施方式的半导体芯片具有：半导体基板，具有基板上表面，具有在与基板上表面平行的第1方向上排列设置的第1区域及第2区域；第1布线，在第1区域中，设置于基板上表面之上；第2布线，在第2区域中，设置于基板上表面之下，第2布线的上表面比第1布线的下表面靠下；以及第1绝缘膜，在第2布线之上，与第1布线分离地设置。

公开(公告)号：CN111697069B

公开(公告)日：2023-09-08

申请号：CN201910739299.5

申请日：2019-08-12

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 南川和生 ,  西川幸江 ,  财满康太郎

IPC: H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/06

Abstract: 有关实施方式的半导体装置具有第1电极、半导体层、第2电极、第3电极、半绝缘层和第1绝缘层。半导体层设于第1电极之上。半导体层具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第2导电型的第3半导体区域、第1导电型的第4半导体区域。第2半导体区域设于第1半导体区域之上，第3半导体区域设于第2半导体区域的周围。第4半导体区域设于第3半导体区域的周围。第2电极具有被设于第2半导体区域之上的第1电极部分和被设于第1电极部分的周围的第2电极部分。第3电极设于第2电极的周围，与第4半导体区域电连接。半绝缘层与第2电极及第3电极电连接。第1绝缘层的第1下表面的第1端部位于第3半导体区域之上。

公开(公告)号：CN111697069A

公开(公告)日：2020-09-22

申请号：CN201910739299.5

申请日：2019-08-12

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 南川和生 ,  西川幸江 ,  财满康太郎

IPC: H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/06

Abstract: 有关实施方式的半导体装置具有第1电极、半导体层、第2电极、第3电极、半绝缘层和第1绝缘层。半导体层设于第1电极之上。半导体层具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第2导电型的第3半导体区域、第1导电型的第4半导体区域。第2半导体区域设于第1半导体区域之上，第3半导体区域设于第2半导体区域的周围。第4半导体区域设于第3半导体区域的周围。第2电极具有被设于第2半导体区域之上的第1电极部分和被设于第1电极部分的周围的第2电极部分。第3电极设于第2电极的周围，与第4半导体区域电连接。半绝缘层与第2电极及第3电极电连接。第1绝缘层的第1下表面的第1端部位于第3半导体区域之上。