公开(公告)号：CN101714561B

公开(公告)日：2012-08-29

申请号：CN200910224852.8

申请日：2007-07-17

Applicant: 株式会社东芝

Inventor： 赤堀浩史 ,  竹内和歌子 ,  佐藤敦祥

IPC: H01L27/115 ,  H01L29/423

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L27/115 ,  H01L29/42336

Abstract: 本发明的目的是提供一种能够抑制通过栅电极间绝缘膜的泄漏电流，提高电可靠性的非易失性半导体存储装置。具备：在半导体基板上形成为行列状的多个存储器单元；选择性地连接于同一列方向的多个存储器单元的多个位线；连接于同一行方向的多个存储器单元的多个字线；各存储器单元具备：依次形成于半导体基板上的第1栅绝缘膜，电荷存储层，第2栅绝缘膜，控制电极，和沿着与电荷存储层相对的侧面，在所述硅基板上面形成的1对杂质注入层，其中，在沿着与位线垂直的剖面，在设电荷存储层的上部角部或者表面凸部的曲率半径为r、第2栅绝缘膜的氧化硅膜换算厚度为d时，r/d大于等于0.5。

公开(公告)号：CN101714561A

公开(公告)日：2010-05-26

申请号：CN200910224852.8

申请日：2007-07-17

Applicant: 株式会社东芝

Inventor： 赤堀浩史 ,  竹内和歌子 ,  佐藤敦祥

IPC: H01L27/115 ,  H01L29/423

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L27/115 ,  H01L29/42336

Abstract: 本发明的目的是提供一种能够抑制通过栅电极间绝缘膜的泄漏电流，提高电可靠性的非易失性半导体存储装置。具备：在半导体基板上形成为行列状的多个存储器单元；选择性地连接于同一列方向的多个存储器单元的多个位线；连接于同一行方向的多个存储器单元的多个字线；各存储器单元具备：依次形成于半导体基板上的第1栅绝缘膜，电荷存储层，第2栅绝缘膜，控制电极，和沿着与电荷存储层相对的侧面，在所述硅基板上面形成的1对杂质注入层，其中，在沿着与位线垂直的剖面，在设电荷存储层的上部角部或者表面凸部的曲率半径为r、第2栅绝缘膜的氧化硅膜换算厚度为d时，r/d大于等于0.5。

公开(公告)号：CN100585861C

公开(公告)日：2010-01-27

申请号：CN200710136087.5

申请日：2007-07-17

Applicant: 株式会社东芝

Inventor： 赤堀浩史 ,  竹内和歌子 ,  佐藤敦祥

IPC: H01L27/115 ,  H01L29/792 ,  H01L29/423

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L27/115 ,  H01L29/42336

Abstract: 本发明的目的是提供一种能够抑制通过栅电极间绝缘膜的泄漏电流，提高电可靠性的非易失性半导体存储装置。具备：在半导体基板上形成为行列状的多个存储器单元；选择性地连接于同一列方向的多个存储器单元的多个位线；连接于同一行方向的多个存储器单元的多个字线；各存储器单元具备：依次形成于半导体基板上的第1栅绝缘膜，电荷存储层，第2栅绝缘膜，控制电极，和沿着与电荷存储层相对的侧面，在所述硅基板上面形成的1对杂质注入层，其中，在沿着与位线垂直的剖面，在设电荷存储层的上部角部或者表面凹凸部的曲率半径为r、第2栅绝缘膜的氧化硅膜换算厚度为d时，r/d大于等于0.5。

公开(公告)号：CN101110426A

公开(公告)日：2008-01-23

申请号：CN200710136087.5

申请日：2007-07-17

Applicant: 株式会社东芝

Inventor： 赤堀浩史 ,  竹内和歌子 ,  佐藤敦祥

IPC: H01L27/115 ,  H01L29/792 ,  H01L29/423

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L27/115 ,  H01L29/42336

Abstract: 本发明的目的是提供一种能够抑制通过栅电极间绝缘膜的泄漏电流，提高电可靠性的非易失性半导体存储装置。具备：在半导体基板上形成为行列状的多个存储器单元；选择性地连接于同一列方向的多个存储器单元的多个位线；连接于同一行方向的多个存储器单元的多个字线；各存储器单元具备：依次形成于半导体基板上的第1栅绝缘膜，电荷存储层，第2栅绝缘膜，控制电极，和沿着与电荷存储层相对的侧面，在所述硅基板上面形成的1对杂质注入层，其中，在沿着与位线垂直的剖面，在设电荷存储层的上部角部或者表面凹凸部的曲率半径为r、第2栅绝缘膜的氧化硅膜换算厚度为d时，r/d大于等于0.5。