公开(公告)号：CN1801393A

公开(公告)日：2006-07-12

申请号：CN200510119499.9

申请日：2003-07-08

Applicant: 株式会社东芝

Inventor： 渡边浩志 ,  松澤一也 ,  白田理一郎

IPC: G11C11/34 ,  G11C7/00 ,  G11C14/00 ,  G11C16/06 ,  H01L27/10

CPC classification number: H01L29/7883 ,  G01R31/2642 ,  G06F9/3802 ,  G06F2221/2137 ,  G06K19/0723 ,  G06K19/073 ,  G06K19/07372 ,  G06Q20/341 ,  G07C9/00111 ,  G07C2009/00976 ,  G07F7/082 ,  G07F7/084 ,  G07F7/1008 ,  G11C16/14 ,  G11C16/349 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11558 ,  H01L29/42324 ,  H01L29/66825

Abstract: 一种半导体集成电路，包括：把在切断了电源的状态下产生经时变化、在读出时读出的输出信号与时间一起变化的多个经时变化器件(181、301、351、411)并联而成的经时变化电路(181c、301c、351c、411c)；以及将所述经时变化电路的所述输出信号与参考信号(I0)进行比较的读出电路(355、412)。

公开(公告)号：CN1278419C

公开(公告)日：2006-10-04

申请号：CN03145379.1

申请日：2003-07-08

Applicant: 株式会社东芝

Inventor： 渡边浩志 ,  松澤一也 ,  白田理一郎

IPC: H01L27/00 ,  H01L21/00

CPC classification number: H01L29/7883 ,  G01R31/2642 ,  G06F9/3802 ,  G06F2221/2137 ,  G06K19/0723 ,  G06K19/073 ,  G06K19/07372 ,  G06Q20/341 ,  G07C9/00111 ,  G07C2009/00976 ,  G07F7/082 ,  G07F7/084 ,  G07F7/1008 ,  G11C16/14 ,  G11C16/349 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11558 ,  H01L29/42324 ,  H01L29/66825

Abstract: 一种半导体集成电路，具有带有效期限的功能利用装置，所述半导体装置包括：第一功能块；第二功能块；连接在第一和第二功能块之间、能利用通过它们相互访问而产生的所需功能的信号线；和由在半导体层内分开形成的源区和漏区及在其间的沟道区域上绝缘形成的栅电极构成的半导体时限开关，其中，把所述源、漏区作为开关的两个连接端插入或连接在信号线上；在半导体时限开关与电源连接的时间内，通过预先向栅电极供给电荷来使所述源、漏区间变为导通或非导通状态；在所述半导体时限开关从电源断开经过规定时间后，所述电荷随时间的经过从所述栅电极放出，在不供电的情况下使所述第一和第二功能块间的相互访问成为不可能、或在不供电的情况下使所述第一和第二功能块间的相互访问实质上成为可能。

公开(公告)号：CN1801393B

公开(公告)日：2011-04-06

申请号：CN200510119499.9

申请日：2003-07-08

Applicant: 株式会社东芝

Inventor： 渡边浩志 ,  松澤一也 ,  白田理一郎

IPC: G11C11/34 ,  G11C7/00 ,  G11C14/00 ,  G11C16/06 ,  H01L27/10

CPC classification number: H01L29/7883 ,  G01R31/2642 ,  G06F9/3802 ,  G06F2221/2137 ,  G06K19/0723 ,  G06K19/073 ,  G06K19/07372 ,  G06Q20/341 ,  G07C9/00111 ,  G07C2009/00976 ,  G07F7/082 ,  G07F7/084 ,  G07F7/1008 ,  G11C16/14 ,  G11C16/349 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11558 ,  H01L29/42324 ,  H01L29/66825

Abstract: 本发明提供一种半导体集成电路，具有由时效器件多个地并联而成时效电路和将所述时效电路的输出信号与参考信号进行比较以检测该时效电路的寿命的读出电路，所述时效器件具备非易失性存储器单元，所述非易失性存储器单元具有包括浮栅和控制栅的2层栅结构，其中，通过调整存储在所述存储器中的参考信号的电平，所述多个时效器件中寿命长的时效器件(除去最长寿命的器件)决定全体的寿命，据此能够控制时效器件的寿命的制造偏移，并且能够消除不良位的影响。

公开(公告)号：CN1484309A

公开(公告)日：2004-03-24

申请号：CN03145379.1

申请日：2003-07-08

Applicant: 株式会社东芝

Inventor： 渡边浩志 ,  松澤一也 ,  白田理一郎

IPC: H01L27/00 ,  H01L21/00

CPC classification number: H01L29/7883 ,  G01R31/2642 ,  G06F9/3802 ,  G06F2221/2137 ,  G06K19/0723 ,  G06K19/073 ,  G06K19/07372 ,  G06Q20/341 ,  G07C9/00111 ,  G07C2009/00976 ,  G07F7/082 ,  G07F7/084 ,  G07F7/1008 ,  G11C16/14 ,  G11C16/349 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11558 ,  H01L29/42324 ,  H01L29/66825

Abstract: 带有有效期限的功能利用装置，具有第一功能块、第二功能块、连接所述第一功能块和所述第二功能块之间、能利用通过它们之间相互访问而产生的所需的功能的信号线，以及连接在或存在于所述信号线上、在经过给定的时间后使所述第一功能块和第二功能块之间不能进行相互访问，或能进行相互访问的半导体时限开关。