访问控制装置、访问控制集成电路以及访问控制方法

    公开(公告)号:CN101819555B

    公开(公告)日:2011-11-02

    申请号:CN201010150450.0

    申请日:2006-07-06

    CPC classification number: G06F13/1663 G06F9/4887

    Abstract: 本发明提供访问控制装置、访问控制集成电路以及访问控制方法。在要保证以一定速率的访问的主设备和要求对访问请求的适应性的处理器访问共享存储器的装置中,保证主设备的一定速率的访问,并与以往相比提高处理器的对应于访问请求的适应性。在主设备上存在着用于向共享存储器访问的资源剩余的状态下,利用给予该主设备的资源以上的资源执行一定速率以上的访问,在执行该一定速率以上的访问的情况下,处理器利用本来分配给该主设备的资源执行向共享存储器的访问。

    访问控制装置、访问控制集成电路以及访问控制方法

    公开(公告)号:CN101218567B

    公开(公告)日:2010-05-19

    申请号:CN200680024499.3

    申请日:2006-07-06

    CPC classification number: G06F13/1663 G06F9/4887

    Abstract: 本发明提供访问控制装置、访问控制集成电路以及访问控制方法。在要保证以一定速率的访问的主设备和要求对访问请求的适应性的处理器访问共享存储器的装置中,保证主设备的一定速率的访问,并与以往相比提高处理器的对应于访问请求的适应性。在主设备上存在着用于向共享存储器访问的资源剩余的状态下,利用给予该主设备的资源以上的资源执行一定速率以上的访问,在执行该一定速率以上的访问的情况下,处理器利用本来分配给该主设备的资源执行向共享存储器的访问。

    访问控制装置、访问控制集成电路以及访问控制方法

    公开(公告)号:CN101218567A

    公开(公告)日:2008-07-09

    申请号:CN200680024499.3

    申请日:2006-07-06

    CPC classification number: G06F13/1663 G06F9/4887

    Abstract: 本发明提供访问控制装置、访问控制集成电路以及访问控制方法。在要保证以一定速率的访问的主设备和要求对访问请求的适应性的处理器访问共享存储器的装置中,保证主设备的一定速率的访问,并与以往相比提高处理器的对应于访问请求的适应性。在主设备上存在着用于向共享存储器访问的资源剩余的状态下,利用给予该主设备的资源以上的资源执行一定速率以上的访问,在执行该一定速率以上的访问的情况下,处理器利用本来分配给该主设备的资源执行向共享存储器的访问。

    访问控制装置、访问控制集成电路以及访问控制方法

    公开(公告)号:CN101819555A

    公开(公告)日:2010-09-01

    申请号:CN201010150450.0

    申请日:2006-07-06

    CPC classification number: G06F13/1663 G06F9/4887

    Abstract: 本发明提供访问控制装置、访问控制集成电路以及访问控制方法。在要保证以一定速率的访问的主设备和要求对访问请求的适应性的处理器访问共享存储器的装置中,保证主设备的一定速率的访问,并与以往相比提高处理器的对应于访问请求的适应性。在主设备上存在着用于向共享存储器访问的资源剩余的状态下,利用给予该主设备的资源以上的资源执行一定速率以上的访问,在执行该一定速率以上的访问的情况下,处理器利用本来分配给该主设备的资源执行向共享存储器的访问。

    信息处理装置及数据访问方法

    公开(公告)号:CN1942870B

    公开(公告)日:2010-05-12

    申请号:CN200580010992.5

    申请日:2005-03-18

    CPC classification number: G06F12/0207 H04N19/423 H04N19/43 H04N19/433

    Abstract: 本发明提供一种信息处理装置及数据访问方法,即使在以矩形为单位进行访问的情况下,也可以消减不必要的数据的传送量,改善有效带宽。包括存储器(1)、主设备(13~15)以及指令处理部(11),上述存储器(1)是具有突发模式的DRAM,该突发模式对连续的列地址的数据进行突发传输;主设备发行访问请求;上述指令处理部(11)变换访问地址,该访问地址包含在各主设备所发行的访问请求中;其中至少由一个主设备访问M×N(M及N是整数)的矩形区域,上述指令处理部(11)变换地址,从而使得第L(L是整数)行的第K+m(K及m是整数m≤M)列的数据和第L+n(L及n是整数n≤N)行的第K列数据成为连续的列地址。

Patent Agency Ranking