-
公开(公告)号：CN102334094A
公开(公告)日：2012-01-25
申请号：CN201080009472.3
申请日：2010-03-18
Applicant: 松下电器产业株式会社
CPC classification number: G06F9/3851 , G06F8/45 , G06F9/3853
Abstract: 一种并行执行多个线程的命令的多线程处理器(1)，具有：由分别执行命令的多个运算器构成的运算器组(119)；第1命令分组部(108)～第3命令分组部(110)，按照每个线程，将该线程所包含的命令分组为由能够由上述多个运算器同时执行的命令构成的组；线程选择部(114)，通过控制多个线程的命令的执行频度，从而按照多线程处理器(1)的每个执行周期，从多个线程中选择含有对多个运算器发行的命令的线程；以及命令发行部(115)，按照多线程处理器(1)的每个执行周期，对多个运算器发行由线程选择部(114)选择的线程所包含的命令中、被分组后的组的命令。
-
公开(公告)号：CN102265257A
公开(公告)日：2011-11-30
申请号：CN200980152097.5
申请日：2009-11-05
Applicant: 松下电器产业株式会社
IPC: G06F9/45
Abstract: 编译程序(1)能够适应近些年搭载了多线程功能的处理器，实施有效的指令调度以及控制由程序员做出的指令调度，其具备：指令调度指示输入部(2)，受理用来指定指令调度方法的程序员指示的输入；指令调度部(41)，有关对源程序所对应的中间代码进行排列的指令调度，能够实施基于多种指令调度方法的指令调度；指令调度部(41)根据由指令调度指示输入部(2)所受理的指示从多种指令调度方法之中选择任一个，执行与选择出的指令调度方法相应的指令调度。
-
公开(公告)号：CN101156134B
公开(公告)日：2010-10-06
申请号：CN200680011388.9
申请日：2006-03-07
Applicant: 松下电器产业株式会社
CPC classification number: G06F9/381 , G06F9/30047 , G06F9/30054 , G06F9/3804 , G06F9/3808
Abstract: 本发明的处理器(100)包括：主指令缓冲器(122)，存储并提供从所述指令高速缓冲存储器(10)提取的一个以上的指令；TAR用指令缓冲器(123)，存储并辅助提供从所述指令高速缓冲存储器(10)提取的一个以上的指令；选择器(121)，将一般指令缓冲器(122)及TAR用指令缓冲器(123)中的任一个选择为指令提供源；以及指令获取控制部(102)，在执行TAR用充指令的情况下，提取由TAR用充指令确定的一个以上的指令并存储到TAR用指令缓冲器(123)，在在反复提供所提取的指令时，控制选择器(121)从而选择TAR用指令缓冲器(123)，通过选择器(121)使TAR用指令缓冲器(123)提供指令。
-
公开(公告)号：CN101311901A
公开(公告)日：2008-11-26
申请号：CN200810100529.5
申请日：2008-05-20
Applicant: 松下电器产业株式会社
IPC: G06F9/45
CPC classification number: G06F8/4441
Abstract: 一种程序重写方法，将输入程序重写为用于处理器的程序，该处理器根据执行可否标记来可以控制处理的执行可否，所述程序重写方法包括：比较处理插入步骤，将比较处理插入到输入程序中，所述比较处理所进行的处理是，对第一地址信息和第二地址信息进行比较，而将比较结果写入到执行可否标记中，所述第一地址信息是第一存储器存取处理所存取的存储器的地址信息，所述第二地址信息是第二存储器存取处理所存取的存储器的地址信息；以及逻辑保证处理插入步骤，将带有执行可否标记的逻辑保证处理插入到输入程序中，所述逻辑保证处理是，根据执行可否标记的值执行的处理、且是用于保证与输入程序的执行时相同的处理结果的处理。
-
公开(公告)号：CN100347668C
公开(公告)日：2007-11-07
申请号：CN03124390.8
申请日：1998-08-28
Applicant: 松下电器产业株式会社
CPC classification number: G06F9/30058 , G06F8/447 , G06F9/30021 , G06F9/30072 , G06F9/30094 , G06F9/30145 , G06F9/30167 , G06F9/30181 , G06F9/3842
Abstract: 一种指令变换装置，其中，条件指令是包含条件和操作代码并且只有在此条件成立时才由处理器执行此操作代码所表示的操作的指令；其特征在于，包括：输入装置，用于输入不包含条件指令的指令列；指令列检测装置，用于从所述输入装置输入的指令列中检测出根据预定一个条件是否成立而向同一存储对象分别传送不同传送对象的变换对象指令列；判断装置，用于判断包含与所述变换对象指令列所表示的预定条件相同的条件的条件指令是否被分配到专用处理器的指令集中；变换装置，当所述判断装置的判断结果为已被分配时，将所述变换对象指令列变换为包含所述预定条件的条件指令的指令列，当所述判断装置判断结果为未被分配时，将所述变换对象指令列中所述不同传送对象进行相互替换，变换为包含与所述预定条件具有排他关系的条件的条件指令的指令列。
-
Patent Agency Ranking
公开(公告)号：CN1202470C
公开(公告)日：2005-05-18
申请号：CN02142499.3
申请日：2002-09-20
Applicant: 松下电器产业株式会社
IPC: G06F9/38
CPC classification number: G06F9/3853 , G06F9/30072 , G06F9/3822
Abstract: 处理器在执行阶段以前，用指令发出控制部31对超过搭载的运算器个数的指令解码，进行执行条件的判定，对于条件为假的指令，使该指令自身无效化，进行分配，使后续的有效指令有效地使用运算器(硬件)。编译装置进行安排，使执行条件为真的指令的个数不超过硬件并行度的上限。在各周期中，并行配置的指令个数自身可以超过硬件并行度。克服了以下问题：在条件执行指令中，当条件不成立时，作为无动作指令执行，使硬件的利用率低，有效性能下降。
-
公开(公告)号：CN1532693A
公开(公告)日：2004-09-29
申请号：CN200410032202.0
申请日：2004-03-24
Applicant: 松下电器产业株式会社
CPC classification number: G06F9/30072 , G06F8/447 , G06F9/325
Abstract: 本发明提供一种电路规模小、且可以低功耗高速执行循环处理的处理器，具备解码部与运算部等，当解码部译码指令[jloop C6，C1：C4，TAR，Ra]时，执行如下一系列处理，即(1)在寄存器Ra小于0的情况下，将条件标志C4设成0，(2)将条件标志C2的值传送给条件标志C1，将条件标志C3的值传送给条件标志C2，将条件标志C4的值传送给条件标志C3和C6，(3)对寄存器Ra加上－1，并存储在寄存器Ra中，(4)分支到分支寄存器(TAR)所示的地址。在跳跃缓冲器中未填充分支目的地的指令的情况下，填充分支目的地的指令。
-
公开(公告)号：CN1409210A
公开(公告)日：2003-04-09
申请号：CN02142499.3
申请日：2002-09-20
Applicant: 松下电器产业株式会社
CPC classification number: G06F9/3853 , G06F9/30072 , G06F9/3822
Abstract: 处理器在执行阶段以前，用指令发出控制部31对超过搭载的运算器个数的指令解码，进行执行条件的判定，对于条件为假的指令，使该指令自身无效化，进行分配，使后续的有效指令有效地使用运算器(硬件)。编译装置进行安排，使执行条件为真的指令的个数不超过硬件并行度的上限。在各周期中，并行配置的指令个数自身可以超过硬件并行度。克服了以下问题：在条件执行指令中，当条件不成立时，作为无动作指令执行，使硬件的利用率低，有效性能下降。
-
公开(公告)号：CN100468337C
公开(公告)日：2009-03-11
申请号：CN200510108608.7
申请日：2005-10-08
Applicant: 松下电器产业株式会社
IPC: G06F9/45
Abstract: 提供一种程序处理装置，为了使编译器不会生成错误的机器语言程序，可以对编译指示所代表的提示信息进行检验。该程序处理装置具有：语法解析单元(104)，解析包含用户对编译器提供的提示信息的程序(101)的语法，生成解析信息(106)；和错误检验部(105)，基于上述解析信息(106)，检验包含上述提示信息的程序(101)中的上述提示信息的逻辑匹配性。
-
公开(公告)号：CN101276278A
公开(公告)日：2008-10-01
申请号：CN200810087281.3
申请日：2008-03-26
Applicant: 松下电器产业株式会社
CPC classification number: G06F8/441
Abstract: 提供一种编译系统，能够实现指令分解用的预备的寄存器的有效利用，并且，能够确保将预备的寄存器共享于多种用途时的检错性。指令定义资源设定部，作为由寄存器分配部处理的预处理，按每个指令在中间代码设定依据该指令来定义以及参照的寄存器等资源。指令定义资源设定部，检测各个指令被分解为多个指令的可能性，而对于有可能被分解的指令，视为存在用于分解的寄存器的定义以及参照，在中间代码设定该寄存器。寄存器分配部，在不跨越用于所述分解的寄存器的生存区间的范围内，将该寄存器在通用用途上使用。
-
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.044 seconds)
