-
公开(公告)号：CN101517896B
公开(公告)日：2011-11-30
申请号：CN200780032322.2
申请日：2007-08-10
Applicant: 松下电器产业株式会社
IPC: H03M1/08
CPC classification number: H03M1/0624 , H03M1/206 , H03M1/365
Abstract: 本发明提供一种A/D变换器。对于以往的A/D变换器，存在如下问题：由于A/D变换器的结构要素的动作期间依赖于外部输入时钟的脉冲宽度，所以在由于外部输入时钟的占空比而A/D变换器的结构要素的动作期间不足的情况下，变换精度劣化，但通过在A/D变换器内部设置对A/D变换器的结构要素的动作期间进行检测的电路，而与检测到上述动作期间的A/D变换器的结构要素的动作期间对应地调整动作时钟的占空比，从而不依赖于外部输入时钟的占空比，而实现高精度的A/D变换动作。
-
公开(公告)号：CN101517896A
公开(公告)日：2009-08-26
申请号：CN200780032322.2
申请日：2007-08-10
Applicant: 松下电器产业株式会社
IPC: H03M1/08
CPC classification number: H03M1/0624 , H03M1/206 , H03M1/365
Abstract: 本发明提供一种A/D变换器。对于以往的A/D变换器，存在如下问题：由于A/D变换器的结构要素的动作期间依赖于外部输入时钟的脉冲宽度，所以在由于外部输入时钟的占空比而A/D变换器的结构要素的动作期间不足的情况下，变换精度劣化，但通过在A/D变换器内部设置对A/D变换器的结构要素的动作期间进行检测的电路，而与检测到上述动作期间的A/D变换器的结构要素的动作期间对应地调整动作时钟的占空比，从而不依赖于外部输入时钟的占空比，而实现高精度的A/D变换动作。
-
公开(公告)号：CN1395311A
公开(公告)日：2003-02-05
申请号：CN02140262.0
申请日：2002-07-02
Applicant: 松下电器产业株式会社
IPC: H01L27/04 , H01L21/822
CPC classification number: H01L27/0805 , H01L23/5225 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体集成电路与D/A转换器及A/D转换器，为提高集成电路的电容精确度。在半导体集成电路上配置复数个电容单元，这些电容单元联有上方电极及下方电极，在这些电极上联接了各自的配线时，在不导致半导体集成电路的面积增大的情况下，可有效地控制电容单元的上方电极、下方电极以及各电容单元配线之间的电容耦合。在电容单元1A的上方电极3A上联接了上方电极配线5A，电容单元1C、1D的上方电极3C、3D由共同上方电极配线5C联接。上述电极配线5A，其侧方的电容单元1B、1D、1A的下方电极2B、2D、2A及联接这些电极的下方配线4之间配置屏蔽线6。另外，在上述共同电极配线5C的周围也配置屏蔽线6。
-
Patent Agency Ranking
公开(公告)号：CN101517898A
公开(公告)日：2009-08-26
申请号：CN200780034570.0
申请日：2007-08-10
Applicant: 松下电器产业株式会社
IPC: H03M1/36
CPC classification number: H03M1/1245 , H03M1/365
Abstract: 本发明提供一种A/D转换器。在以往的A/D转换器中，需要用于进行动作的外部输入动作时钟信号，并且A/D转换器的性能由外部输入动作时钟信号的特性决定。本发明的A/D转换器(100)通过在A/D转换器的内部设置自动生成动作时钟的时钟生成电路(104)，构成不需要外部输入动作时钟的A/D转换器。另外，设置检测A/D转换器的构成要素的动作时间的电路，A/D转换器通过生成最佳动作时钟可以实现高速动作、低功耗。
-
公开(公告)号：CN1242479C
公开(公告)日：2006-02-15
申请号：CN02140262.0
申请日：2002-07-02
Applicant: 松下电器产业株式会社
IPC: H01L27/04 , H01L21/822
CPC classification number: H01L27/0805 , H01L23/5225 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体集成电路与D/A转换器及A/D转换器，为提高集成电路的电容精确度。在半导体集成电路上配置复数个电容单元，这些电容单元联有上方电极及下方电极，在这些电极上联接了各自的配线时，在不导致半导体集成电路的面积增大的情况下，可有效地控制电容单元的上方电极、下方电极以及各电容单元配线之间的电容耦合。在电容单元1A的上方电极3A上联接了上方电极配线5A，电容单元1C、1D的上方电极3C、3D由共同上方电极配线5C联接。上述电极配线5A，其侧方的电容单元1B、1D、1A的下方电极2B、2D、2A及联接这些电极的下方配线4之间配置屏蔽线6。另外，在上述共同电极配线5C的周围也配置屏蔽线6。
-
公开(公告)号：CN101842986A
公开(公告)日：2010-09-22
申请号：CN200880113691.9
申请日：2008-10-28
Applicant: 松下电器产业株式会社
CPC classification number: H03L7/183 , H03B5/1206 , H03B5/1228 , H03B5/1243 , H03B5/1265 , H03B2200/005 , H03L7/087 , H03L7/0898 , H03L7/093 , H03L7/099 , H03L7/0995 , H03L7/107 , H03L2207/06
Abstract: 本发明提供一种扩频时钟产生装置。扩频控制部(20)对PLL(10)进行控制，输出扩频时钟信号。环路带宽控制部(30)在扩频控制部(20)的操作过程中，控制PLL(10)中的相位比较器(11)、环路滤波器(12)、电压控制振荡器(13)以及分频器(14)中的至少一个，从而改变PLL(10)的环路带宽。
-
公开(公告)号：CN1828892A
公开(公告)日：2006-09-06
申请号：CN200610006651.7
申请日：2002-07-02
Applicant: 松下电器产业株式会社
IPC: H01L27/00
CPC classification number: H01L27/0805 , H01L23/5225 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体集成电路与D/A转换器及A/D转换器，为提高集成电路的电容精确度。在半导体集成电路上配置复数个电容单元，这些电容单元联有上方电极及下方电极，在这些电极上联接了各自的配线时，在不导致半导体集成电路的面积增大的情况下，可有效地控制电容单元的上方电极、下方电极以及各电容单元配线之间的电容耦合。在电容单元1A的上方电极3A上联接了上方电极配线5A，电容单元1C、1D的上方电极3C、3D由共同上方电极配线5C联接。上述电极配线5A，其侧方的电容单元1B、1D、1A的下方电极2B、2D、2A及联接这些电极的下方配线4之间配置屏蔽线6。另外，在上述共同电极配线5C的周围也配置屏蔽线6。
-
公开(公告)号：CN1471235A
公开(公告)日：2004-01-28
申请号：CN03147420.9
申请日：2003-07-09
Applicant: 松下电器产业株式会社
Abstract: 本发明公开了一种串并联型A/D转换器，设置用初始化电压(Vrc23)初始化低位参照电压的低位参照电压初始化电路(8)，从模拟输入电压的采样开始到开始下位参照电压的比较动作的任意期间内，产生初始化电压(Vrc23)作为所述低位参照电压，使所述低位参照电压从该初始化电压的电压值迁移到根据来自高位符号选择电路(14)的高位符号选择信号(P0C～P3C)而选择的电压值，比较根据该高位符号选择信号(P0C～P3C)而选择的低位参照电压和所述模拟输入电压的电压值。当把输入的模拟输入电压(Vin)转换为数字值时，从保持以前的模拟输入电压的采样期间到下一采样期间之间，即使在所述模拟输入电压(Vin)大幅度变化时也能实现高速、高精度的动作。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.027 seconds)
