公开(公告)号：CN100505212C

公开(公告)日：2009-06-24

申请号：CN200510074765.0

申请日：2005-06-02

Applicant: 松下电器产业株式会社

Inventor： 农添三资 ,  木村纪之 ,  中田充香

IPC: H01L21/82 ,  G06F17/50

CPC classification number: G11C5/063 ,  H01L27/0207 ,  H01L27/11807

Abstract: 本发明防止了动态节点的电势反相，该电势反相归因于以下事实，即由与标准单元内部的动态节点处于同一级的布线层制成的任何标准单元之间的连线设置为与动态节点相邻。在标准单元内部的动态节点(101)附近，设置由与动态节点处于同一级的布线层制成的屏蔽连线(102a)和(102b)，从而防止标准单元之间的任何连线与动态节点相邻地通过。

公开(公告)号：CN1707773A

公开(公告)日：2005-12-14

申请号：CN200510074765.0

申请日：2005-06-02

Applicant: 松下电器产业株式会社

Inventor： 农添三资 ,  木村纪之 ,  中田充香

IPC: H01L21/82 ,  G06F17/50

CPC classification number: G11C5/063 ,  H01L27/0207 ,  H01L27/11807

Abstract: 本发明防止了动态节点的电势反相，该电势反相归因于以下事实，即由与标准单元内部的动态节点处于同一级的布线层制成的任何标准单元之间的连线设置为与动态节点相邻。在标准单元内部的动态节点101附近，设置由与动态节点处于同一级的布线层制成的屏蔽连线102a和102b，从而防止标准单元之间的任何连线与动态节点相邻地通过。可以用屏蔽区或布线禁止区替换所述屏蔽连线。

公开(公告)号：CN101241909A

公开(公告)日：2008-08-13

申请号：CN200810008888.8

申请日：2008-01-30

Applicant: 松下电器产业株式会社

Inventor： 农添三资

IPC: H01L27/02 ,  H01L23/528

CPC classification number: H01L27/11807 ,  H01L27/0207

Abstract: 本发明目的在于提供一种半导体集成电路，该半导体集成电路包括分别被配置有单元高度不同的标准单元的多个单元块，并可以减小单元块之间的时钟偏移，该半导体集成电路包括第一标准单元和与该第一标准单元的单元高度不同的第二标准单元，在第一标准单元的P阱区中配置有一对N型扩散区域和用于向第一标准单元提供第一基板电源的P型扩散区域，在第二标准单元的P阱区中配置有一对N型的扩散区域和用于向第二标准单元提供第二基板电源的P型扩散区域，第一标准单元的N型扩散区域和P型扩散区域之间的距离与第二标准单元的N型扩散区域和P型扩散区域之间的距离实质上是相同的。

公开(公告)号：CN1801490A

公开(公告)日：2006-07-12

申请号：CN200510127426.4

申请日：2005-12-02

Applicant: 松下电器产业株式会社

Inventor： 农添三资 ,  矢野纯一

IPC: H01L27/04 ,  H01L21/82 ,  G06F17/50

CPC classification number: H03K19/0016 ,  H01L27/11807

Abstract: 本发明提供一种采用了标准单元的半导体集成电路，使电路面积减少。作为半导体集成电路，包括第1标准单元，具有第1逻辑电路和控制对上述第1逻辑电路的电流供给的第1开关；和第2标准单元，具有第2逻辑电路和控制对上述第2逻辑电路的电流供给的第2开关，其中，上述第1开关，作为上述第2开关被上述第2标准单元所共用。