使用二维和一维同步阵列的两级向量规约

    公开(公告)号:CN107408291A

    公开(公告)日:2017-11-28

    申请号:CN201680015115.5

    申请日:2016-02-25

    CPC classification number: G06F17/30292 G06F17/30592 G06T1/20

    Abstract: 本公开的示例有效地处理数据集。在一些示例中,多个第一处理器元件使用第一函数处理第一数据集(例如,图像)和第二数据集(例如,内核)以生成第三数据集。使用第二函数处理第三数据集以生成输出元素。第一处理器元件按二维脉动阵列被布置,使得一个或多个第一处理器元件从第一相邻第一处理器元件接收输入并且向第二相邻第一处理器元件传输输出。多个第二处理器元件聚合输出元素以至少部分地生成第四数据集。多个第二处理器元件按一维阵列被布置。本公开的各方面有助于提高速度、节省存储器、减少处理器负载或消耗的能量的量、和/或减少网络带宽使用。

    硬件高效的深度卷积神经网络

    公开(公告)号:CN108351984B

    公开(公告)日:2022-03-29

    申请号:CN201680065018.7

    申请日:2016-10-28

    Inventor: M·肖艾布 刘劼

    Abstract: 在此公开了用于以硬件高效地实现卷积神经网络的系统、方法和计算机介质。存储器被配置为存储卷积加权内核的稀疏频域表示。时域到频域转换器被配置为生成输入图像的频域表示。特征提取器被配置为访问存储器,并且通过处理器基于卷积加权内核的稀疏频域表示和输入图像的频域表示来提取特征。特征提取器包括卷积层和全连层。分类器被配置为基于提取的特征来确定输入图像是否包含感兴趣对象。各种类型的存储器可以用于存储不同的信息,从而使得在较快的(例如,较快的存取时间)存储器中存储信息稠密数据,并且在较慢的存储器中存储稀疏数据。

    硬件高效的深度卷积神经网络

    公开(公告)号:CN108351984A

    公开(公告)日:2018-07-31

    申请号:CN201680065018.7

    申请日:2016-10-28

    Inventor: M·肖艾布 刘劼

    CPC classification number: G06K9/66 G06K9/6268 G06N3/063

    Abstract: 在此公开了用于以硬件高效地实现卷积神经网络的系统、方法和计算机介质。存储器被配置为存储卷积加权内核的稀疏频域表示。时域到频域转换器被配置为生成输入图像的频域表示。特征提取器被配置为访问存储器,并且通过处理器基于卷积加权内核的稀疏频域表示和输入图像的频域表示来提取特征。特征提取器包括卷积层和全连层。分类器被配置为基于提取的特征来确定输入图像是否包含感兴趣对象。各种类型的存储器可以用于存储不同的信息,从而使得在较快的(例如,较快的存取时间)存储器中存储信息稠密数据,并且在较慢的存储器中存储稀疏数据。

Patent Agency Ranking