-
公开(公告)号：CN108959144A
公开(公告)日：2018-12-07
申请号：CN201710375569.X
申请日：2017-05-24
Applicant: 微软技术许可有限责任公司
CPC classification number: G06F13/4022 , G06F13/4282 , G06F2213/0026
Abstract: 本公开的实施例涉及现场可编程门阵列之间的通信。在一些实施例中，提供了一种现场可编程门阵列(FPGA)设备。该FPGA设备包括第一协议栈，被配置为：从源应用接收针对目的应用的数据发送请求；通过向数据发送请求添加报头而将数据发送请求封装成第一分组，报头指示源应用和目的应用；以及发送与目的应用连接的第二协议栈的物理地址。该FPGA设备还包括快速外围组件互连(PCIe)接口，被配置为：基于从第一协议栈接收的第二协议栈的物理地址，将第一分组封装成第二分组，使得第一分组作为第二分组的数据部分，第二分组是符合PCIe规范的事物层分组(TLP)；以及发送第二分组。
-
公开(公告)号：CN102667742B
公开(公告)日：2015-08-19
申请号：CN201080043940.9
申请日：2010-09-15
Applicant: 微软技术许可有限责任公司
CPC classification number: G06F13/4273 , G06F13/38 , G06F13/40 , H04B1/0007
Abstract: 无线电控制板使用消息协议，通过包括单独的数据和控制通道的接口，与射频(RF)前端交换数据。也可以通过该接口传递用于调节时钟相位的训练数据。
-
公开(公告)号：CN116774961A
公开(公告)日：2023-09-19
申请号：CN202310883212.8
申请日：2017-08-25
Applicant: 微软技术许可有限责任公司
IPC: G06F3/14
Abstract: 本公开的实施例涉及无线可编程媒体处理系统。在该媒体处理系统中，计算设备中的处理单元基于用于计算设备上运行的应用的图形内容生成待显示的帧。此后，待显示的帧被划分成多组块，这些组块被压缩。经过压缩的图形块通过无线链路从处理单元被发送给图形显示设备。以此方式，待显示的帧的生成和压缩可以均在计算设备的同一处理单元中被完成，避免了数据复制，简化了处理操作，从而显著提高了数据处理速度和效率。
-
公开(公告)号：CN109426473B
公开(公告)日：2023-07-28
申请号：CN201710744954.7
申请日：2017-08-25
Applicant: 微软技术许可有限责任公司
IPC: G06F3/14
Abstract: 本公开的实施例涉及无线可编程媒体处理系统。在该媒体处理系统中，计算设备中的处理单元基于用于计算设备上运行的应用的图形内容生成待显示的帧。此后，待显示的帧被划分成多组块，这些组块被压缩。经过压缩的图形块通过无线链路从处理单元被发送给图形显示设备。以此方式，待显示的帧的生成和压缩可以均在计算设备的同一处理单元中被完成，避免了数据复制，简化了处理操作，从而显著提高了数据处理速度和效率。
-
Patent Agency Ranking
公开(公告)号：CN108959134B
公开(公告)日：2022-02-15
申请号：CN201710375581.0
申请日：2017-05-24
Applicant: 微软技术许可有限责任公司
IPC: G06F13/16
Abstract: 根据本公开的实现，提出了一种用于支持现场可编程门阵列(FPGA)的通信的方案。在FPGA设备的实现中，该FPGA设备包括应用模块和多个协议栈模块。多个协议栈模块可操作以基于不同的通信协议经由FPGA设备的物理接口访问多个目标设备。该FPGA设备还包括通用访问模块，可操作以从应用模块接收第一数据和多个目标设备中的第一目标设备的第一标识，第一目标设备充当第一数据的目的地。通用访问模块还可操作以基于第一标识和预定的第一路由信息，将第一数据发送给多个协议栈模块中的第一协议栈模块，第一协议栈模块经由物理接口可访问第一目标设备。通过通用访问模块的引入，为应用模块提供了统一和直接的通信。
-
公开(公告)号：CN108959144B
公开(公告)日：2021-08-20
申请号：CN201710375569.X
申请日：2017-05-24
Applicant: 微软技术许可有限责任公司
Abstract: 本公开的实施例涉及现场可编程门阵列之间的通信。在一些实施例中，提供了一种现场可编程门阵列(FPGA)设备。该FPGA设备包括第一协议栈，被配置为：从源应用接收针对目的应用的数据发送请求；通过向数据发送请求添加报头而将数据发送请求封装成第一分组，报头指示源应用和目的应用；以及发送与目的应用连接的第二协议栈的物理地址。该FPGA设备还包括快速外围组件互连(PCIe)接口，被配置为：基于从第一协议栈接收的第二协议栈的物理地址，将第一分组封装成第二分组，使得第一分组作为第二分组的数据部分，第二分组是符合PCIe规范的事物层分组(TLP)；以及发送第二分组。
-
公开(公告)号：CN108959134A
公开(公告)日：2018-12-07
申请号：CN201710375581.0
申请日：2017-05-24
Applicant: 微软技术许可有限责任公司
CPC classification number: G06F13/126 , H04L69/12 , G06F13/16 , H04L69/06 , H04L69/08
Abstract: 根据本公开的实现，提出了一种用于支持现场可编程门阵列(FPGA)的通信的方案。在FPGA设备的实现中，该FPGA设备包括应用模块和多个协议栈模块。多个协议栈模块可操作以基于不同的通信协议经由FPGA设备的物理接口访问多个目标设备。该FPGA设备还包括通用访问模块，可操作以从应用模块接收第一数据和多个目标设备中的第一目标设备的第一标识，第一目标设备充当第一数据的目的地。通用访问模块还可操作以基于第一标识和预定的第一路由信息，将第一数据发送给多个协议栈模块中的第一协议栈模块，第一协议栈模块经由物理接口可访问第一目标设备。通过通用访问模块的引入，为应用模块提供了统一和直接的通信。
-
公开(公告)号：CN109426473A
公开(公告)日：2019-03-05
申请号：CN201710744954.7
申请日：2017-08-25
Applicant: 微软技术许可有限责任公司
IPC: G06F3/14
Abstract: 本公开的实施例涉及无线可编程媒体处理系统。在该媒体处理系统中，计算设备中的处理单元基于用于计算设备上运行的应用的图形内容生成待显示的帧。此后，待显示的帧被划分成多组块，这些组块被压缩。经过压缩的图形块通过无线链路从处理单元被发送给图形显示设备。以此方式，待显示的帧的生成和压缩可以均在计算设备的同一处理单元中被完成，避免了数据复制，简化了处理操作，从而显著提高了数据处理速度和效率。
-
公开(公告)号：CN103503375B
公开(公告)日：2017-05-03
申请号：CN201180070594.8
申请日：2011-05-04
Applicant: 微软技术许可有限责任公司
IPC: H04L12/26
CPC classification number: H04W72/0453 , H04L5/0005 , H04L5/0023 , H04L5/0064 , H04L5/0066 , H04L5/0092 , H04L5/14 , H04L27/0006 , H04W16/14 , H04W72/0446 , H04W72/082 , H04W88/08
Abstract: 各实施例包括允许空白基站请求供在局部区域中的空白传输的可用频率范围的过程、系统以及设备。空白寻找器服务使用与主用户设备的局部区域相关联的地形数据对该主用户设备的传输信号传播区域进行建模。空白寻找器服务还基于空白基站的位置和所建模的传播区域确定一个或多个局部可用的非干扰频率范围并将它们提供给空白基站。空白基站将所提供的频率范围与各策略进行比较并选择适应这些策略的可用频率中的一个或多个。空白基站还将传输频率范围映射到虚拟频率范围，以供采用频谱虚拟化的软件定义的无线电进行传输。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.027 seconds)
