-
公开(公告)号：CN100407109C
公开(公告)日：2008-07-30
申请号：CN200310100739.1
申请日：2003-10-08
Applicant: 尔必达存储器株式会社
CPC classification number: G11C7/02 , G11C7/1006
Abstract: 本发明公开了一种数据转换电路和应用该电路的半导体装置，其中，数据比较装置(21、22、…2P)、多数判断装置(31、32、…3P)、转换标志生成装置(41、42、…4P)、以及数据转换装置(51、52、…5P)各有P个，使它们分别在一个周期内并行动作。进而，生成转换标志40k，该转换标志40k表示是否转换并行数据(101、102、…10P)并将其输出；从转换标志生成装置(41、42、…4P)的输出和该周期的前一个转换标志生成装置(4P)的输出计算出转换标志(401、402、…40P)。利用本发明，可以减少输出的转换信号数，实现数据转换功能，使定时设计变得容易。
-
公开(公告)号：CN1551242A
公开(公告)日：2004-12-01
申请号：CN200410031599.1
申请日：2004-03-25
Applicant: 尔必达存储器株式会社
IPC: G11C29/00
CPC classification number: G11C29/26 , G11C2029/2602
Abstract: 本发明提供一种能抑制电路规模的增大、能容易地与频繁地改变图形的测试对应、提高半导体存储装置的可测试性的装置。该装置设有：保持电路(103)，保持向存储单元阵列(101－1)的存储单元的写入数据；比较器(CCMPN)，将来自于保持电路(103)的写入数据写入所选择的地址的存储单元，输入从该存储单元读出的数据，并且将被保持电路保持的数据作为期望值数据而输入，对读出数据和期望值数据进行比较；以及判断电路(104)，根据反转控制信号(DIM)的值，将被保持电路(103)保持的写入数据的正转值或反转值中的一个作为向存储单元的写入数据和向比较器(CCMPN)的期望值数据而输出，并且根据与多个比较器连接的一致检测信号(MATCH0)，输出错误标志。
-
Patent Agency Ranking
公开(公告)号：CN1497920A
公开(公告)日：2004-05-19
申请号：CN200310100631.2
申请日：2003-10-10
Applicant: 尔必达存储器株式会社
IPC: H04L29/02
Abstract: 本发明提供了一种用于输出数据的转换速度控制方法，甚至当在用于输出的第一电源(VDD)和内部使用的第二电源(VDDQ)之间的电位差中发生改变时，所述方法也能够改进输出数据窗。通过使用VDD－VDDQ电位差检测电路和使用转换速度控制电路可实现该转换速度控制方法，所述VDD－VDDQ电位差检测电路用于检测VDD和VDDQ之间的电位差方面的降低并以指定定时产生第一信号，以及用于检测VDD和VDDQ之间的电位差方面的增加并以指定定时产生第二信号，所述转换速度控制电路用于当所述第一信号显著时实施控制从而增大在输出数据下降时发生的过渡速度，并且当所述第二信号显著时实施控制从而增大在输出数据上升时发生的过渡速度并产生输出数据。
-
公开(公告)号：CN100517969C
公开(公告)日：2009-07-22
申请号：CN200610006857.X
申请日：2006-02-05
Applicant: 尔必达存储器株式会社
CPC classification number: H03K5/1565
Abstract: 占空比检测电路(100)包含：集成电路(110)，用于接收作为由DLL电路生成的内部时钟信号的RCLK信号和FCLK信号，并且根据这些内部时钟信号的占空比生成电压电平(DB信号和VREF信号)；放大器(120)，用于放大集成电路(110)的输出；锁定电路(130)，用于锁定放大器(120)的输出；控制电路(140)，用于控制每个部件的工作定时；偏置电路(150)，用于将BIAS信号馈送到集成电路(110)；以及频率监控电路单元(160)，用于监控时钟信号的频率。频率监控电路单元(160)是当接通电源时、在复位期间以及当执行其他初始设置时使用的电路部件，并且检测时钟信号的实际频率，并根据这种实际频率调节集成电路(110)中的电容器C1到C4的充电或放电量。
-
公开(公告)号：CN100421185C
公开(公告)日：2008-09-24
申请号：CN200410031599.1
申请日：2004-03-25
Applicant: 尔必达存储器株式会社
IPC: G11C29/00
CPC classification number: G11C29/26 , G11C2029/2602
Abstract: 本发明提供一种能抑制电路规模的增大、能容易地与频繁地改变图形的测试对应、提高半导体存储装置的可测试性的装置。该装置设有：保持电路(103)，保持向存储单元阵列(101-1)的存储单元的写入数据；比较器(CCMPN)，将来自于保持电路(103)的写入数据写入所选择的地址的存储单元，输入从该存储单元读出的数据，并且将被保持电路保持的数据作为期望值数据而输入，对读出数据和期望值数据进行比较；以及判断电路(104)，根据反转控制信号(DIM)的值，将被保持电路(103)保持的写入数据的正转值或反转值中的一个作为向存储单元的写入数据和向比较器(CCMPN)的期望值数据而输出，并且根据与多个比较器连接的一致检测信号(MATCH0)，输出错误标志。
-
公开(公告)号：CN1815887A
公开(公告)日：2006-08-09
申请号：CN200610006857.X
申请日：2006-02-05
Applicant: 尔必达存储器株式会社
CPC classification number: H03K5/1565
Abstract: 占空比检测电路(100)包含：集成电路(110)，用于接收作为由DLL电路生成的内部时钟信号的RCLK信号和FCLK信号，并且根据这些内部时钟信号的占空比生成电压电平(DB信号和VREF信号)；放大器(120)，用于放大集成电路(110)的输出；锁定电路(130)，用于锁定放大器(120)的输出；控制电路(140)，用于控制每个部件的工作定时；偏置电路(150)，用于将BIAS信号馈送到集成电路(110)以及频率监控电路单元(160)，用于监控时钟信号的频率。频率监控电路单元(160)是当接通电源时、在复位期间以及当执行其他初始设置时使用的电路部件，并且检测时钟信号的实际频率，并根据这种实际频率调节集成电路(110)中的电容器C1到C4的充电或放电量。
-
公开(公告)号：CN1497414A
公开(公告)日：2004-05-19
申请号：CN200310100739.1
申请日：2003-10-08
Applicant: 尔必达存储器株式会社
CPC classification number: G11C7/02 , G11C7/1006
Abstract: 本发明公开了一种数据转换电路和应用该电路的半导体装置，其中，数据比较装置(21、22、…2P)、多数判断装置(31、32、…3P)、转换标志生成装置(41、42、…4P)、以及数据转换装置(51、52、…5P)各有P个，使它们分别在一个周期内并行动作。进而，生成转换标志40k，该转换标志40k表示是否转换并行数据(101、102、…10P)并将其输出；从转换标志生成装置(41、42、…4P)的输出和该周期的前一个转换标志生成装置(4P)的输出计算出转换标志(401、402、…40P)。利用本发明，可以减少输出的转换信号数，实现数据转换功能，使定时设计变得容易。
-
-
-
-
-
-
Search Results
7
records
(took 0.052 seconds)
