-
公开(公告)号：CN100407109C
公开(公告)日：2008-07-30
申请号：CN200310100739.1
申请日：2003-10-08
Applicant: 尔必达存储器株式会社
CPC classification number: G11C7/02 , G11C7/1006
Abstract: 本发明公开了一种数据转换电路和应用该电路的半导体装置，其中，数据比较装置(21、22、…2P)、多数判断装置(31、32、…3P)、转换标志生成装置(41、42、…4P)、以及数据转换装置(51、52、…5P)各有P个，使它们分别在一个周期内并行动作。进而，生成转换标志40k，该转换标志40k表示是否转换并行数据(101、102、…10P)并将其输出；从转换标志生成装置(41、42、…4P)的输出和该周期的前一个转换标志生成装置(4P)的输出计算出转换标志(401、402、…40P)。利用本发明，可以减少输出的转换信号数，实现数据转换功能，使定时设计变得容易。
-
公开(公告)号：CN1551242A
公开(公告)日：2004-12-01
申请号：CN200410031599.1
申请日：2004-03-25
Applicant: 尔必达存储器株式会社
IPC: G11C29/00
CPC classification number: G11C29/26 , G11C2029/2602
Abstract: 本发明提供一种能抑制电路规模的增大、能容易地与频繁地改变图形的测试对应、提高半导体存储装置的可测试性的装置。该装置设有：保持电路(103)，保持向存储单元阵列(101－1)的存储单元的写入数据；比较器(CCMPN)，将来自于保持电路(103)的写入数据写入所选择的地址的存储单元，输入从该存储单元读出的数据，并且将被保持电路保持的数据作为期望值数据而输入，对读出数据和期望值数据进行比较；以及判断电路(104)，根据反转控制信号(DIM)的值，将被保持电路(103)保持的写入数据的正转值或反转值中的一个作为向存储单元的写入数据和向比较器(CCMPN)的期望值数据而输出，并且根据与多个比较器连接的一致检测信号(MATCH0)，输出错误标志。
-
公开(公告)号：CN100421185C
公开(公告)日：2008-09-24
申请号：CN200410031599.1
申请日：2004-03-25
Applicant: 尔必达存储器株式会社
IPC: G11C29/00
CPC classification number: G11C29/26 , G11C2029/2602
Abstract: 本发明提供一种能抑制电路规模的增大、能容易地与频繁地改变图形的测试对应、提高半导体存储装置的可测试性的装置。该装置设有：保持电路(103)，保持向存储单元阵列(101-1)的存储单元的写入数据；比较器(CCMPN)，将来自于保持电路(103)的写入数据写入所选择的地址的存储单元，输入从该存储单元读出的数据，并且将被保持电路保持的数据作为期望值数据而输入，对读出数据和期望值数据进行比较；以及判断电路(104)，根据反转控制信号(DIM)的值，将被保持电路(103)保持的写入数据的正转值或反转值中的一个作为向存储单元的写入数据和向比较器(CCMPN)的期望值数据而输出，并且根据与多个比较器连接的一致检测信号(MATCH0)，输出错误标志。
-
公开(公告)号：CN1497414A
公开(公告)日：2004-05-19
申请号：CN200310100739.1
申请日：2003-10-08
Applicant: 尔必达存储器株式会社
CPC classification number: G11C7/02 , G11C7/1006
Abstract: 本发明公开了一种数据转换电路和应用该电路的半导体装置，其中，数据比较装置(21、22、…2P)、多数判断装置(31、32、…3P)、转换标志生成装置(41、42、…4P)、以及数据转换装置(51、52、…5P)各有P个，使它们分别在一个周期内并行动作。进而，生成转换标志40k，该转换标志40k表示是否转换并行数据(101、102、…10P)并将其输出；从转换标志生成装置(41、42、…4P)的输出和该周期的前一个转换标志生成装置(4P)的输出计算出转换标志(401、402、…40P)。利用本发明，可以减少输出的转换信号数，实现数据转换功能，使定时设计变得容易。
-
-
-
Search Results
4
records
(took 0.02 seconds)
