具有拉应力膜和压应力膜的CMOS半导体器件

    公开(公告)号:CN101140932A

    公开(公告)日:2008-03-12

    申请号:CN200710103304.0

    申请日:2007-05-18

    CPC classification number: H01L27/092 H01L21/823807 H01L29/7843

    Abstract: 一种CMOS半导体器件,包括:隔离区,形成于半导体衬底的表面层中,用以定义彼此邻近的NMOSFET有源区和PMOSFET有源区;NMOSFET结构,形成于所述NMOSFET有源区中;PMOSFET结构,形成于所述PMOSFET有源区中;拉应力膜,覆盖所述NMOSFET结构;以及压应力膜,覆盖所述PMOSFET结构,其中在所述拉应力膜与所述压应力膜之间的边界被设定为沿着栅极宽度方向比所述NMOSFET有源区更接近所述PMOSFET有源区。CMOS半导体器件的性能可以通过拉应力膜和压应力膜的设计来改进。

Patent Agency Ranking