-
公开(公告)号：CN1499528A
公开(公告)日：2004-05-26
申请号：CN200310104625.4
申请日：2003-10-29
Applicant: 富士通株式会社
IPC: G11C11/41
CPC classification number: G11C7/227 , G11C7/22 , G11C11/413
Abstract: 一种半导体存储设备，包括：存储单元阵列；解码器单元，用于选择存储单元阵列的字线；第一空单元阵列，其连接到第一空位线，并且沿着字线相对于存储单元阵列位于远离解码器单元的第一位置处；第二空单元阵列，其连接到第二空位线，并且沿着字线相对于存储单元阵列位于远离解码器单元的第二位置处，所述第二位置比所述第一位置距离所述解码器单元更远；定时控制单元，用于确定内部控制信号的激活和抑止。
-
公开(公告)号：CN100351948C
公开(公告)日：2007-11-28
申请号：CN200310104625.4
申请日：2003-10-29
Applicant: 富士通株式会社
IPC: G11C11/41
CPC classification number: G11C7/227 , G11C7/22 , G11C11/413
Abstract: 一种半导体存储设备，包括：存储单元阵列；解码器单元，用于选择存储单元阵列的字线；第一空单元阵列，其连接到第一空位线，并且沿着字线相对于存储单元阵列位于远离解码器单元的第一位置处；第二空单元阵列，其连接到第二空位线，并且沿着字线相对于存储单元阵列位于远离解码器单元的第二位置处，所述第二位置比所述第一位置距离所述解码器单元更远；定时控制单元，用于确定内部控制信号的激活和抑止。
-
Patent Agency Ranking
公开(公告)号：CN101047035A
公开(公告)日：2007-10-03
申请号：CN200610109354.5
申请日：2006-08-10
Applicant: 富士通株式会社
Inventor： 芦泽哲夫
CPC classification number: G11C17/16
Abstract: 本发明公开了一种半导体器件，其包括：一端通过开关连接到电源的电熔丝；一端通过开关连接到地的电熔丝；连接在电熔丝的另一端和地之间并且当要切割电熔丝时被选择的开关；以及分别连接在电熔丝的一侧的端的第一焊盘和第二焊盘。根据要被记录的信息从第一或第二焊盘提供切割电流，从而切割电熔丝中的一条，由此用两条电熔丝来记录一比特信息。这样不需要保持熔丝上的切割信息的锁存电路，并且能够记录并输出准确的熔丝切割信息。
-
公开(公告)号：CN1278424C
公开(公告)日：2006-10-04
申请号：CN03153394.9
申请日：2003-08-12
Applicant: 富士通株式会社
CPC classification number: G11C11/417
Abstract: 第一驱动电路的第一缓存器分别产生提供给字线的电压。第二驱动电路的第二缓存器与第一缓存器同步工作，分别产生提供给第一衬底线的电压。在访问存储单元时，各个第二缓存器向对应的第一衬底线提供用以降低传输晶体管和驱动晶体管的阈值的电压，在空闲期间提供用以提高传输晶体管和驱动晶体管的阈值的电压。这可以提高访问存储单元时的工作速度并且减小空闲期间的泄漏电流。因而可以缩短半导体存储器工作时的访问时间并减小空闲期间的空闲电流。
-
公开(公告)号：CN100339910C
公开(公告)日：2007-09-26
申请号：CN03156071.7
申请日：2003-08-29
Applicant: 富士通株式会社
Inventor： 芦泽哲夫
IPC: G11C11/413
CPC classification number: G11C11/419
Abstract: 静态半导体存储装置及其控制方法。使与电源线连接的多个p-MOSFET接通，以使位线预充电。由NOR电路和反相器生成的预充电消除信号进行预充电控制，以使p-MOSFET断开，以便在备用模式期间，把位线设定在浮动状态，或者使p-MOSFET接通，以便在读出模式或写入模式期间使位线预充电。
-
公开(公告)号：CN1485859A
公开(公告)日：2004-03-31
申请号：CN03156071.7
申请日：2003-08-29
Applicant: 富士通株式会社
Inventor： 芦泽哲夫
IPC: G11C11/413
CPC classification number: G11C11/419
Abstract: 静态半导体存储装置及其控制方法。使与电源线连接的多个p－MOSFET接通，以使位线预充电。由NOR电路和反相器生成的预充电消除信号进行预充电控制，以使p－MOSFET断开，以便在备用模式期间，把位线设定在浮动状态，或者使p－MOSFET接通，以便在读出模式或写入模式期间使位线预充电。
-
公开(公告)号：CN1484314A
公开(公告)日：2004-03-24
申请号：CN03153394.9
申请日：2003-08-12
Applicant: 富士通株式会社
CPC classification number: G11C11/417
Abstract: 第一驱动电路的第一缓存器分别产生提供给字线的电压。第二驱动电路的第二缓存器与第一缓存器同步工作，分别产生提供给第一衬底线的电压。在访问存储单元时，各个第二缓存器向对应的第一衬底线提供用以降低传输晶体管和驱动晶体管的阈值的电压，在空闲期间提供用以提高传输晶体管和驱动晶体管的阈值的电压。这可以提高访问存储单元时的工作速度并且减小空闲期间的泄漏电流。因而可以缩短半导体存储器工作时的访问时间并减小空闲期间的空闲电流。
-
-
-
-
-
-
Search Results
7
records
(took 0.015 seconds)
