公开(公告)号：CN109545259B

公开(公告)日：2021-11-16

申请号：CN201811434417.3

申请日：2018-11-28

Applicant: 安徽大学

Inventor： 黎轩 ,  刘浩 ,  王进凯 ,  吴秀龙 ,  彭春雨 ,  蔺智挺

IPC: G11C11/413

Abstract: 本发明公开了一种采用三个灵敏放大器抵抗位线泄漏电流的电路结构，包括：三个灵敏放大器构成的读取电路和由传输门组成的输出选择电路；其中：第一灵敏放大器的两个差分输入管各自连接一条位线；第二与第三灵敏放大器的一个差分输入管均接一个参考电压，另一个差分输入管各自连接一条不同的位线；三个灵敏放大器的输出端均连接输出选择电路。其通过三个灵敏放大器逻辑判断进行数据读取以抵抗位线泄漏电流，相比于传统方案而言，不仅可以承受更大的位线泄漏电流，还降低了读取数据所需时间。

公开(公告)号：CN109545259A

公开(公告)日：2019-03-29

申请号：CN201811434417.3

申请日：2018-11-28

Applicant: 安徽大学

Inventor： 黎轩 ,  刘浩 ,  王进凯 ,  吴秀龙 ,  彭春雨 ,  蔺智挺

IPC: G11C11/413

Abstract: 本发明公开了一种采用三个灵敏放大器抵抗位线泄漏电流的电路结构，包括：三个灵敏放大器构成的读取电路和由传输门组成的输出选择电路；其中：第一灵敏放大器的两个差分输入管各自连接一条位线；第二与第三灵敏放大器的一个差分输入管均接一个参考电压，另一个差分输入管各自连接一条不同的位线；三个灵敏放大器的输出端均连接输出选择电路。其通过三个灵敏放大器逻辑判断进行数据读取以抵抗位线泄漏电流，相比于传统方案而言，不仅可以承受更大的位线泄漏电流，还降低了读取数据所需时间。

公开(公告)号：CN109559767B

公开(公告)日：2021-11-16

申请号：CN201811448684.6

申请日：2018-11-28

Applicant: 安徽大学

Inventor： 黎轩 ,  王永俊 ,  彭春雨 ,  吴秀龙 ,  蔺智挺 ,  刘浩 ,  王进凯

IPC: G11C7/06 ,  G11C11/412 ,  G11C11/419

Abstract: 本发明公开了一种采用两个灵敏放大器技术抵抗位线泄漏电流的电路结构，能够有效的抵抗由于位线泄漏电流引起的SRAM读取效率的降低和读失败，增强SRAM的稳定性同时降低了读延迟，提高了SRAM的读取速度。相比于现有技术中的SA电路，本方案提供的电路结构拥有更加稳定的性能，读数据所需要的时间在不同的位线泄漏电流下，变化不是很大，有很好的稳定性；并且在读取数据的时间上相比于现有技术中的SA电路，抗泄漏电流能力提高了412.8％，读取时间减少了290％。

公开(公告)号：CN109559767A

公开(公告)日：2019-04-02

申请号：CN201811448684.6

申请日：2018-11-28

Applicant: 安徽大学

Inventor： 黎轩 ,  王永俊 ,  彭春雨 ,  吴秀龙 ,  蔺智挺 ,  刘浩 ,  王进凯

IPC: G11C7/06 ,  G11C11/412 ,  G11C11/419

Abstract: 本发明公开了一种采用两个灵敏放大器技术抵抗位线泄漏电流的电路结构，能够有效的抵抗由于位线泄漏电流引起的SRAM读取效率的降低和读失败，增强SRAM的稳定性同时降低了读延迟，提高了SRAM的读取速度。相比于现有技术中的SA电路，本方案提供的电路结构拥有更加稳定的性能，读数据所需要的时间在不同的位线泄漏电流下，变化不是很大，有很好的稳定性；并且在读取数据的时间上相比于现有技术中的SA电路，抗泄漏电流能力提高了412.8％，读取时间减少了290％。