-
公开(公告)号：CN116013858A
公开(公告)日：2023-04-25
申请号：CN202211599448.0
申请日：2022-12-12
Applicant: 大连理工大学
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明提出一种垂直型CMOS电路结构及其制作方法，属于集成电路领域。制作步骤如下：在P型掺杂衬底上制作NMOS器件；在N型掺杂衬底上制作PMOS器件；分别制作与PMOS、NMOS中源、漏、栅相连接的金属接触点；利用键合设备对两片晶圆进行键合；对键合后晶圆进行减薄，并完成后续工艺；键合时，1个NMOS器件与多个PMOS器件形成垂直型CMOS结构，或者1个PMOS器件与两个以上NMOS器件形成垂直型CMOS结构。本发明的垂直型CMOS电路结构可以提高载流子迁移率；可以降低MOS管噪声；电路结构中将不存在闩锁效应；能提高单位面积内的晶体管数量；将省略部分光刻、刻蚀、注入和沉积工艺，提高生产效率。
-
公开(公告)号：CN112420759A
公开(公告)日：2021-02-26
申请号：CN202011243957.0
申请日：2020-11-10
Applicant: 大连理工大学
IPC: H01L27/146 , H04N5/374
Abstract: 本发明涉及CMOS图像传感器技术领域，提供一种基于仿生视觉的CMOS图像传感器像素结构，包括：彩色信号收集单元、黑白信号收集单元、第三转移晶体管TG3、复位晶体管RST、源极跟随器SF和行选择晶体管RS；所述黑白信号收集单元，包括：第一钳位光电二极管PPD1、第一转移晶体管TG1和第一浮置扩散电容FD1；所述彩色信号收集单元，包括：第二钳位光电二极管PPD2、第二转移晶体管TG2和第二浮置扩散电容FD2。本发明能够在同一CMOS图像传感器中分别获得高灵敏度的黑白图像信号和彩色图像信号。
-
公开(公告)号：CN115940955A
公开(公告)日：2023-04-07
申请号：CN202211598461.4
申请日：2022-12-12
Applicant: 大连理工大学
IPC: H03M1/38
Abstract: 本发明公开一种基于分离分段电容阵列结构的逐次逼近型模数转换器，工作过程为首先由采样保持电路采样得到输入信号，并输出到DAC电容阵列顶极板同时接到比较器两端输入，比较器得到比较结果后通过逐次逼近寄存器控制DAC电容阵列下极板切换到不同的参考电压，对DAC电容阵列的各位电容充放电并输出结果，随后比较器继续比较DAC电容阵列顶极板电压，以此类推经过多位循环最终得到二进制输出。本发明中DAC电容阵列中的最高位电容被分离成一组高位电容子阵列，与剩下的DAC子电容阵列相同，对分离出的两个电容子阵列均采用分段电容阵列结构，极大程度减少DAC电容阵列的单位电容数量，同时加快了DAC建立速度，减小了功耗。
-
公开(公告)号：CN115913226A
公开(公告)日：2023-04-04
申请号：CN202211599463.5
申请日：2022-12-12
Applicant: 大连理工大学
Abstract: 本发明提供一种低功耗多参考电压的分段电容阵列及切换方法，属于集成电路技术领域。本发明采用多参考电压及增加补偿电容的方式构建分段电容阵列，可以在保证二进制权重的前提下允许桥接电容值为整数倍的单位电容，降低了失配，提高了SAR ADC的线性度；同时多参考电压的引入降低了子电容阵列的切换电压，进而降低了分段电容阵列的动态功耗。本发明采用差分的逻辑量化单端输入信号，可以提高信号抗共模干扰的能力，提高SAR ADC的转换精度；同时这种差分逻辑在量化每一位数字码的过程中只切换一侧的Sub电容阵列，降低了电容阵列的动态功耗。
-
公开(公告)号：CN115996216B
公开(公告)日：2025-01-14
申请号：CN202211599358.1
申请日：2022-12-12
Applicant: 大连理工大学
IPC: H04L65/65 , H04L65/80 , H04N21/6437
Abstract: 本发明属于网络通信技术领域，涉及一种基于FPGA的实时传输协议栈及其硬件实现方法，可用于实时将视频数据上传到网络上。以纯硬件的方式实现了一种实时传输协议栈的开发，同时协议栈采用纯硬件编程，协议栈内每个模块或每个执行步骤的时钟都可做到精确控制，确保数据实时传输时协议栈能做到低延时，高精度和高可靠性；采用近似于FIFO的工作方式来更新缓存表，能够有效节约时钟和定时器资源，并且当作用于以数据发送为主要任务实时传输协议栈中可以有效缩短查表时间，降低传输延时；采用设置优先级的策略用于当负载多个RTP或RTCP数据发送模块时可能会产生的冲突问题，相比于传统的将数据缓存的方法，可以有效节约硬件资源。
-
Patent Agency Ranking
公开(公告)号：CN115914872B
公开(公告)日：2024-03-22
申请号：CN202211599385.9
申请日：2022-12-12
Applicant: 大连理工大学
IPC: H04N25/78 , H04N25/57 , H04N25/616 , H04N25/65
Abstract: 本发明提出一种实现像素内CDS的具有高动态范围的CTIA读出电路，属于图像传感器读出电路技术领域。本发明提出的读出电路可以单独操作，根据不同的光源强度结合自选电容技术能够选择合适的积分电容，扩大其动态范围。在光信号较弱的情况下，使用小电容作为积分电容，同时将未使用的大电容作为带宽限制电容，能够有效降低电路噪声。在光信号较强的情况下，使用大电容和小电容并联作为积分电容，能够扩大探测光电流的范围。为了兼容ITR和IWR两种工作模式，本发明在传统的CDS结构中增加一路采样保持电路，能够使得每一帧的周期近似等于信号读出的时间，读出速率大大加快。
-
公开(公告)号：CN113162613B
公开(公告)日：2023-12-22
申请号：CN202110581803.0
申请日：2021-05-24
Applicant: 大连理工大学
Abstract: 本发明涉及模拟集成电路技术领域，提供一种应用于图像传感器锁相环的线性相位误差比较器，包括：斜坡发生器和控制信号生成电路；所述控制信号生成电路，用于对输入参考时钟信号和输出时钟信号进行采样和比较，生成包含有相位差信息的控制信号，用于斜坡发生器的充放电控制；所述斜坡发生器，包括：基准电流源、电压跟随器、第一电容、基准电压源、第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管、第九PMOS晶体管、第一NMOS晶体管和第二NMOS晶体管。本发明能够实现线性的，连续的相位误差比较，降低相位误差比较器的量化噪声，实现低噪声锁相环。
-
公开(公告)号：CN112420759B
公开(公告)日：2023-11-17
申请号：CN202011243957.0
申请日：2020-11-10
Applicant: 大连理工大学
IPC: H01L27/146 , H04N25/76
Abstract: 本发明涉及CMOS图像传感器技术领域，提供一种基于仿生视觉的CMOS图像传感器像素结构，包括：彩色信号收集单元、黑白信号收集单元、第三转移晶体管TG3、复位晶体管RST、源极跟随器SF和行选择晶体管RS；所述黑白信号收集单元，包括：第一钳位光电二极管PPD1、第一转移晶体管TG1和第一浮置扩散电容FD1；所述彩色信号收集单元，包括：第二钳位光电二极管PPD2、第二转移晶体管TG2和第二浮置扩散电容FD2。本发明能够在同一CMOS图像传感器中分别获得高灵敏度的黑白图像信号和彩色图像信号。
-
公开(公告)号：CN115914872A
公开(公告)日：2023-04-04
申请号：CN202211599385.9
申请日：2022-12-12
Applicant: 大连理工大学
IPC: H04N25/78 , H04N25/57 , H04N25/616 , H04N25/65
Abstract: 本发明提出一种实现像素内CDS的具有高动态范围的CTIA读出电路，属于图像传感器读出电路技术领域。本发明提出的读出电路可以单独操作，根据不同的光源强度结合自选电容技术能够选择合适的积分电容，扩大其动态范围。在光信号较弱的情况下，使用小电容作为积分电容，同时将未使用的大电容作为带宽限制电容，能够有效降低电路噪声。在光信号较强的情况下，使用大电容和小电容并联作为积分电容，能够扩大探测光电流的范围。为了兼容ITR和IWR两种工作模式，本发明在传统的CDS结构中增加一路采样保持电路，能够使得每一帧的周期近似等于信号读出的时间，读出速率大大加快。
-
公开(公告)号：CN115833839A
公开(公告)日：2023-03-21
申请号：CN202211598467.1
申请日：2022-12-12
Applicant: 大连理工大学
Abstract: 本发明公开一种采用底极板采样时序的单调切换型逐次逼近模数转换器，包括采样保持电路、比较器、数模转换器、异步时钟产生模块、多时钟分时控制的逐次逼近控制模块和数字纠错电路。逐次逼近逼近控制逻辑采用多时钟分时控制，采用底极板采样技术中的开关切换时序代替单调切换型逐次逼近模数转换器顶极板采样技术的开关切换时序，在采样阶段，使输入信号通过采样保持电路连接在数模转换器中电容阵列的顶极板和比较器的输入端，但是采样保持电路中的开关和电容阵列底极板控制开关采用底极板采样的时序进行切换来完成信号的采样。对数模转换器模块采用非二进制冗余技术和分段架构，减少单位电容的数量，提高转换过程中对参考电压建立误差的容忍度。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.03 seconds)
