公开(公告)号：CN102508815B

公开(公告)日：2014-10-08

申请号：CN201110320437.X

申请日：2011-10-20

Applicant: 大唐移动通信设备有限公司

Inventor： 刘佳旭 ,  王林 ,  李坤

IPC: G06F15/78

Abstract: 本发明公开了一种数据处理的方法和系统，DSP Core在每个上行子帧起始点对该子帧14个符号的时域数据对应的协处理器寄存器进行配置，该方法包括：DSP接收FPGA以符号为单位发送的时域数据，并接收所述FPGA在发送完每符号时域数据后发送的协处理器寄存器启动控制数据；所述DSP在接收到所述FPGA发送的协处理器寄存器启动控制数据后，对接收到的时域数据进行译码，并对译码完成的数据进行相应的数据处理。在本发明中，减少了DSP进行数据处理的软件开销，提高了数据处理效率。

公开(公告)号：CN102508815A

公开(公告)日：2012-06-20

申请号：CN201110320437.X

申请日：2011-10-20

Applicant: 大唐移动通信设备有限公司

Inventor： 刘佳旭 ,  王林 ,  李坤

IPC: G06F15/78

Abstract: 本发明公开了一种数据处理方法和系统，DSPCore在每个上行子帧起始点对该子帧14个符号的时域数据对应的协处理器寄存器进行配置，该方法包括：DSP接收FGPA以符号为单位发送的时域数据，并接收所述FPGA在发送完每符号时域数据后发送的协处理器寄存器启动控制数据；所述DSP在接收到所述FPGA发送的协处理器寄存器启动控制数据后，对接收到的时域数据进行译码，并对译码完成的数据进行相应的数据处理。在本发明中，减少了DSP进行数据处理的软件开销，提高了数据处理效率。