-
公开(公告)号：CN103729222A
公开(公告)日：2014-04-16
申请号：CN201310745279.1
申请日：2013-12-30
Applicant: 大唐移动通信设备有限公司
IPC: G06F9/445
Abstract: 本申请提供了一种配置文件的加载装置与方法，该装置包括：微处理单元现场可编程门阵列FPGA芯片和微处理单元MCU，其中，FPGA芯片用于在对FPGA芯片进行上电之后，建立MCU和FPGA芯片之间的PCIe链路，以便通过PCIe链路加载配置文件；在PCIe链路建立失败的情况下，触发MCU复位；通过MCU和FPGA芯片之间的数据总线从MCU获取配置文件，并加载配置文件。本申请能够提高加载配置文件的效率。
-
公开(公告)号：CN102902646B
公开(公告)日：2015-12-09
申请号：CN201210345772.X
申请日：2012-09-17
Applicant: 大唐移动通信设备有限公司
IPC: G06F13/20
Abstract: 本申请提供了一种板卡通信方法及一种板卡、一种FPGA的加载方法和系统，其中的发送端板卡通信方法具体包括：发送端板卡将传输数据封装为数据帧；发送端板卡对所述数据帧进行时钟合路，得到相应的合路数据；发送端板卡将所述合路数据通过背板的一根数据线发送给接收端板卡。本申请能够在节省背板走线资源的前提下，以较少的存储器成本完成FPGA的加载，缩短FPGA所在板卡的启动时间。
-
公开(公告)号：CN104615403A
公开(公告)日：2015-05-13
申请号：CN201510008020.8
申请日：2015-01-07
Applicant: 大唐移动通信设备有限公司
IPC: G06F3/16
CPC classification number: G06F3/162
Abstract: 本发明公开了一种音频输出装置，包括：EPLD芯片、处理器、音频CODEC芯片、存储器；EPLD芯片与处理器连接，且EPLD芯片与音频CODEC芯片连接，并且EPLD芯片与存储器连接；处理器，用于向EPLD芯片发送写入命令或者读取命令；EPLD芯片，用于在接收到来自处理器的写入命令时，将语音信息写入到存储器；在接收到来自处理器的读取命令时，从存储器中读取语音信息，将语音信息转换为I2S接口格式的语音信息，并将转换后的语音信息输出到音频CODEC芯片；存储器，用于存储语音信息，并将语音信息输出给EPLD芯片；音频CODEC芯片，用于接收EPLD芯片输入的语音信息。本发明实施例中，通过EPLD芯片进行音频功能实现，避免使用I2S接口芯片进行音频功能实现，该方式更加灵活，适用范围更广泛。
-
公开(公告)号：CN110389291B
公开(公告)日：2020-11-20
申请号：CN201810344268.5
申请日：2018-04-17
Applicant: 大唐移动通信设备有限公司
Abstract: 本发明公开了一种集成电路印制板的测试装置及测试方法，该测试装置包括：第一边界扫描调试器，包含第一端口及第二端口，第一端口与集成电路印制板的第一部分器件中的第一个器件的输入端连接，第二端口与第一部分器件中的最后一个器件的输出端连接；第二边界扫描调试器，包含第三端口及第四端口，第三端口与集成电路印制板的第二部分器件中的第一个器件的输入端连接，第四端口与第二部分器件中的最后一个器件的输出端连接；连接线测试单元，包含第三边界扫描调试器及第四边界扫描调试器，第三边界扫描调试器与第一器件的N个第一端口连接，第四边界扫描调试器与至少两个器件包含的N个第二端口连接，N个第一端口与N个第二端口连接。
-
Patent Agency Ranking
公开(公告)号：CN103729222B
公开(公告)日：2017-03-15
申请号：CN201310745279.1
申请日：2013-12-30
Applicant: 大唐移动通信设备有限公司
IPC: G06F9/445
Abstract: 本申请提供了一种配置文件的加载装置与方法，该装置包括：微处理单元现场可编程门阵列FPGA芯片和微处理单元MCU，其中，FPGA芯片用于在对FPGA芯片进行上电之后，建立MCU和FPGA芯片之间的PCIe链路，以便通过PCIe链路加载配置文件；在PCIe链路建立失败的情况下，触发MCU复位；通过MCU和FPGA芯片之间的数据总线从MCU获取配置文件，并加载配置文件。本申请能够提高加载配置文件的效率。
-
公开(公告)号：CN110389291A
公开(公告)日：2019-10-29
申请号：CN201810344268.5
申请日：2018-04-17
Applicant: 大唐移动通信设备有限公司
Abstract: 本发明公开了一种集成电路印制板的测试装置及测试方法，该测试装置包括：第一边界扫描调试器，包含第一端口及第二端口，第一端口与集成电路印制板的第一部分器件中的第一个器件的输入端连接，第二端口与第一部分器件中的最后一个器件的输出端连接；第二边界扫描调试器，包含第三端口及第四端口，第三端口与集成电路印制板的第二部分器件中的第一个器件的输入端连接，第四端口与第二部分器件中的最后一个器件的输出端连接；连接线测试单元，包含第三边界扫描调试器及第四边界扫描调试器，第三边界扫描调试器与第一器件的N个第一端口连接，第四边界扫描调试器与至少两个器件包含的N个第二端口连接，N个第一端口与N个第二端口连接。
-
公开(公告)号：CN102902646A
公开(公告)日：2013-01-30
申请号：CN201210345772.X
申请日：2012-09-17
Applicant: 大唐移动通信设备有限公司
IPC: G06F13/20
Abstract: 本申请提供了一种板卡通信方法及一种板卡、一种FPGA的加载方法和系统，其中的发送端板卡通信方法具体包括：发送端板卡将传输数据封装为数据帧；发送端板卡对所述数据帧进行时钟合路，得到相应的合路数据；发送端板卡将所述合路数据通过背板的一根数据线发送给接收端板卡。本申请能够在节省背板走线资源的前提下，以较少的存储器成本完成FPGA的加载，缩短FPGA所在板卡的启动时间。
-
公开(公告)号：CN102236569A
公开(公告)日：2011-11-09
申请号：CN201110203706.4
申请日：2011-07-20
Applicant: 大唐移动通信设备有限公司
IPC: G06F9/445
Abstract: 本发明公开了一种嵌入式系统及其启动方法。该嵌入式系统包括：嵌入式处理器、可编程逻辑器件和存储器，嵌入式处理器的低位地址线与存储器的低位地址线连接，嵌入式处理器的高位地址线通过可编程逻辑器件与存储器的高位地址线连接；存储器中的主、备启动代码存储区存储启动程序，主启动代码存储区和备启动代码存储区的低位地址范围相同；可编程逻辑器件默认将高位地址映射为主启动代码存储区的高位地址，在获知嵌入式系统启动失败时，将高位地址映射为备启动代码存储区的高位地址；嵌入式处理器在嵌入式系统初始启动时从主启动代码存储区加载启动，在程序加载失败时从备启动代码存储区加载启动。本发明可高嵌入式系统启动的可靠性。
-
公开(公告)号：CN203748174U
公开(公告)日：2014-07-30
申请号：CN201320877184.0
申请日：2013-12-26
Applicant: 大唐移动通信设备有限公司
IPC: H05K7/20
Abstract: 本实用新型提供了一种基站机框，以解决基站上电时风扇全速旋转容易造成电源损坏的问题。该基站机框中复用器的一端分别连接分发器和初配器，另一端采用I2C总线连接风扇控制板。从而在主控板上电时，复用器可以采用I2C总线连接初配器，从而通过I2C总线配置风扇控制板进而控制风扇在保护转速下进行转动。在主控板初始化完成后，复用器再将I2C总线切换至连接分发器，从而在基站工作过程中通过配置风扇控制板控制风扇的转动。基于初配器采用I2C总线连接风扇控制器的连接结构，可以在基站上电初期使风扇在保护转速下转动，防止由于全速转动而产生冲击电流对电源造成损坏，并可有效降低基站启动过程中的风扇噪音，优化用户体验。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.04 seconds)
