公开(公告)号：CN1204820A

公开(公告)日：1999-01-13

申请号：CN98115923.0

申请日：1998-07-03

Applicant: 夏普株式会社

Inventor： 桑岛秀纪 ,  松本俊夫

IPC: G06T1/60 ,  G06F12/00

CPC classification number: G09G5/001 ,  G09G5/393

Abstract: 本发明涉及一种显示存储器控制设备,它可缩短从CPU对VRAM进行访问时的等待时间,而不增大电路规模和引起功耗增大。把VRAM20的数据宽度预先设定为CPU27的数据总线宽度的多倍。把来自CPU20的写入数据暂时存储在预缓冲器12中,并传递到包含在写入缓冲器15内的一个数据缓冲器21中,由低位地址来设定数据缓冲器21。VRAM控制电路18可通过一次访问,把来自数据缓冲器21的所有数据或任意数据组合写入由高位地址缓冲器23所设定的VRAM20的一个地址。

公开(公告)号：CN1109301C

公开(公告)日：2003-05-21

申请号：CN98115923.0

申请日：1998-07-03

Applicant: 夏普株式会社

Inventor： 桑岛秀纪 ,  松本俊夫

IPC: G06F12/00 ,  G06T1/60

CPC classification number: G09G5/001 ,  G09G5/393

Abstract: 本发明涉及一种显示存储器控制设备，它可缩短从CPU对VRAM进行访问时的等待时间，而不增大电路规模和引起功耗增大。把VRAM20的数据宽度预先设定为CPU27的数据总线宽度的多倍。把来自CPU20的写入数据暂时存储在预缓冲器12中，并传递到包含在写入缓冲器15内的一个数据缓冲器21中。由低位地址来设定数据缓冲器21。VRAM控制电路18可通过一次访问，把来自数据缓冲器21的所有数据或任意数据组合写入由高位地址缓冲器23所设定的VRAM20的一个地址。