公开(公告)号：CN118400999A

公开(公告)日：2024-07-26

申请号：CN202410462225.2

申请日：2024-04-17

Applicant: 复旦大学

Inventor： 万景 ,  谢辉

IPC: H10B12/00 ,  H01L27/12

Abstract: 本发明属于半导体器件技术领域，具体为基于绝缘层上硅的单晶体管原位传感随机存取存储器件。本发明器件，电荷存储在掩埋氧化物下方的N阱中，且通过界面耦合效应直接调制顶部晶体管漏电流，能够原位读出存储器的状态；背栅电极直接连接垂直齐纳二极管；二极管的P+重掺杂区与金属电极相连，N+重掺杂区和N阱连接，形成连接到背栅电容的电路，实现电荷的写入和擦除；当背栅电极加正电压时二极管导通，正电荷流入阱中并存储在与氧化埋层的界面上；背栅电压归零时，实现存储效应；当背栅电极加负电压时，二极管的隧穿作用注入负电荷，实现存储数据擦除。本发明器件不需要额外电容，读区域和写区域在不增加额外存储单元面积的同时实现非破坏性读操作。

公开(公告)号：CN116634764A

公开(公告)日：2023-08-22

申请号：CN202310564446.6

申请日：2023-05-18

Applicant: 复旦大学

Inventor： 万景 ,  肖凯 ,  谢辉 ,  周鹏 ,  包文中

IPC: H10B12/00

Abstract: 本发明属于存储器技术领域，具体为一种双晶体管无电容结构动态存储器件及其制备方法。本发明存储器件由基于硅衬底的读晶体管与二维材料写晶体管在垂直方向上堆叠而成；其中，通过绝缘层与写晶体管的栅氧化层刻蚀形成上下晶体管互连通道，使写晶体管源/漏极金属与读晶体管栅极金属相连；下方的读晶体管具有与MOSFET的对称物理结构，在栅极以及侧墙的掩蔽作用下，通过与MOSFET的自对准离子注入工艺在沟道上形成掺杂和阴极/阳极掺杂区域。本发明器件具有优异的电学性能，结构紧凑，工艺与传统CMOS兼容，且解决了传统硅基器件漏电过高的问题，可应用于4F2高性能高带宽的3D存储应用领域。

公开(公告)号：CN116744675A

公开(公告)日：2023-09-12

申请号：CN202310564445.1

申请日：2023-05-18

Applicant: 复旦大学

Inventor： 万景 ,  谢辉 ,  肖凯 ,  周鹏 ,  包文中

IPC: H10B12/00

Abstract: 本发明属于半导体器件技术领域，具体为基于MoS2‑Si异质集成的叠层2T1C动态随机存储器件及其制备方法。本发明动态随机存储器件，其下层为建立在绝缘层上硅衬底上的NMOS，作为读晶体管工作，上层为MoS2‑MOSFET，作为写晶体管工作；两个晶体管的源极金属以及两者间的介质层共同构成MIM电容，同时MoS2‑FET的源极金属直接与SOI‑FET的栅极金属连接。本发明将硅基2T1C‑DRAM的写晶体管用MoS2‑FET替代，并使其垂直堆叠在读晶体管上，形成叠层结构，减小了存储单元面积；由于MoS2的禁带宽度更大，写晶体管闭电流减小，存储单元的数据存储时间提高。本发明存储器件集成度高、存储时间长、功耗低，可应用于高性能动态存储器领域。