公开(公告)号：CN101246511B

公开(公告)日：2010-12-15

申请号：CN200810034035.1

申请日：2008-02-28

Applicant: 复旦大学

Inventor： 来金梅 ,  蔡丹 ,  童家榕

IPC: G06F17/50

Abstract: 本发明属于电子技术领域，具体为一种FPGA快速逻辑块映射方法。提出对可编程逻辑单元分层分类映射以降低算法的复杂度、引入匹配度系数以提高算法的性能，得到了一种高性能的快速FPGA逻辑块映射方法。实验数据表明，本发明的性能与传统的子图同构匹配映射算法相比提高了12.59％，算法复杂度大大降低，由O(mn)降至O(mn/2)，可广泛地应用于现代主流FPGA逻辑单元结构的映射，并极大地提高FPGA逻辑块映射模块在整个FPGACAD流程中的运行效率及算法可扩展性。这种高性能快速FPGA逻辑块映射方法还可以指导FPGA可编程逻辑单元硬件结构设计，使得硬件设计工程师在流片前的就可以预估可编程逻辑单元的结构优劣，大大缩短设计周期，提高新器件的设计成功率，节约设计成本。

公开(公告)号：CN101246511A

公开(公告)日：2008-08-20

申请号：CN200810034035.1

申请日：2008-02-28

Applicant: 复旦大学

Inventor： 来金梅 ,  蔡丹 ,  童家榕

IPC: G06F17/50

Abstract: 本发明属于电子技术领域，具体为一种FPGA快速逻辑块映射方法。提出对可编程逻辑单元分层分类映射以降低算法的复杂度、引入匹配度系数以提高算法的性能，得到了一种高性能的快速FPGA逻辑块映射方法。实验数据表明，本发明的性能与传统的子图同构匹配映射算法相比提高了12.59％，算法复杂度大大降低，由O(mn)降至O(mn/2)，可广泛地应用于现代主流FPGA逻辑单元结构的映射，并极大地提高FPGA逻辑块映射模块在整个FPGA CAD流程中的运行效率及算法可扩展性。这种高性能快速FPGA逻辑块映射方法还可以指导FPGA可编程逻辑单元硬件结构设计，使得硬件设计工程师在流片前的就可以预估可编程逻辑单元的结构优劣，大大缩短设计周期，提高新器件的设计成功率，节约设计成本。