公开(公告)号：CN108649786A

公开(公告)日：2018-10-12

申请号：CN201810588105.1

申请日：2018-06-08

Applicant: 哈尔滨工程大学

Inventor： 游江 ,  邓明杰 ,  廖梦岩 ,  李晓旭

IPC: H02M1/38

Abstract: 一种适用于可编程逻辑器件产生含死区互补驱动脉冲信号的方法，涉及电力电子技术领域。本发明实际用于桥臂上、下管脉冲信号上升沿、下降沿调制的共计四个调制信号数字量，在锯齿载波单调上升的初始和临近结束的时候分别划分出固定的Ndt/2个FPGA时钟周期使桥臂上、下管驱动信号电平均为低电平，在占空比调制信号数字量上下各Ndt/2个FPGA时钟周期使桥臂上、下管驱动信号电平均为低电平，桥臂上、下管互补导通并设置死区时间。相对于常用的基于时钟信号计数延迟脉冲信号上升沿/下降沿的含死区互补脉冲生成方法，本发明具有物理意义和运行逻辑相对更加清晰的特点，程序上简洁易于实现，并且可以降低逻辑器件综合时所需要的逻辑门阵列的数量。

公开(公告)号：CN108649786B

公开(公告)日：2020-07-28

申请号：CN201810588105.1

申请日：2018-06-08

Applicant: 哈尔滨工程大学

Inventor： 游江 ,  邓明杰 ,  廖梦岩 ,  李晓旭

IPC: H02M1/38

Abstract: 一种适用于可编程逻辑器件产生含死区互补驱动脉冲信号的方法，涉及电力电子技术领域。本发明实际用于桥臂上、下管脉冲信号上升沿、下降沿调制的共计四个调制信号数字量，在锯齿载波单调上升的初始和临近结束的时候分别划分出固定的Ndt/2个FPGA时钟周期使桥臂上、下管驱动信号电平均为低电平，在占空比调制信号数字量上下各Ndt/2个FPGA时钟周期使桥臂上、下管驱动信号电平均为低电平，桥臂上、下管互补导通并设置死区时间。相对于常用的基于时钟信号计数延迟脉冲信号上升沿/下降沿的含死区互补脉冲生成方法，本发明具有物理意义和运行逻辑相对更加清晰的特点，程序上简洁易于实现，并且可以降低逻辑器件综合时所需要的逻辑门阵列的数量。